MOSFET 공통 증폭기(CS, CD, CG) 완벽 정리 및 소신호 해석 공식

1. MOSFET 증폭기 기본 개요

금속-산화물-반도체 전계효과 트랜지스터(MOSFET)는 게이트(G), 드레인(D), 소스(S) 세 단자로 구성된 전압 제어 전류원(VCCS) 소자입니다. BJT와 달리 게이트 산화막(절연체)에 의해 직류 관점에서 게이트로 전류가 흐르지 않으므로( $I_G = 0$ ), 직류 및 저주파 교류 입력 저항이 이론상 무한대( $R_{in} \rightarrow \infty$ )에 가깝다는 독보적인 장점을 가집니다.

증폭기로 동작하기 위해서는 반드시 포화(Saturation, 핀치오프) 영역에서 직류 바이어스가 잡혀 있어야 하며, 교류 접지를 어느 단자에 두느냐에 따라 세 가지 증폭기 구성으로 분류됩니다.

공통 소스 증폭기(Common-Source, CS): 소스를 교류 접지로 사용. 전압 이득이 크고 위상이 180도 반전되는 가장 대표적인 전압 증폭기 (BJT의 CE 증폭기에 대응).
공통 드레인 증폭기(Common-Drain, CD): 드레인을 교류 접지로 사용. 전압 이득은 1에 가깝고 입력 임피던스가 매우 크며 출력 임피던스가 작아 완충기(Buffer)로 사용. 소스 팔로워(Source Follower)라고도 부름 (BJT의 CC 증폭기에 대응).
공통 게이트 증폭기(Common-Gate, CG): 게이트를 교류 접지로 사용. 입력 임피던스가 작고 전압 이득이 높으며, 밀러 효과가 없어 고주파 광대역 증폭에 유리 (BJT의 CB 증폭기에 대응).

2. 증폭기 동작을 위한 직류 바이어스 (포화 영역 조건)

MOSFET이 선형 소신호 증폭기로 동작하려면 반드시 포화 영역(Saturation Region)에 머물러야 합니다. NMOS 기준 조건은 다음과 같습니다.

① 전도 채널 형성 조건

$V_{GS} > V_{tn}$ (게이트-소스 전압이 문턱 전압 $V_{tn}$ 보다 커야 채널이 켜짐)

② 핀치오프(포화) 유지 조건

$V_{DS} \ge V_{ov} = V_{GS} - V_{tn}$ 또는 $V_{GD} \le V_{tn}$ (드레인-소스 전압이 오버드라이브 전압 $V_{ov}$ 이상이어야 함)

③ 포화 영역 드레인 전류 ( $I_D$ )

채널 길이 변조 효과( $\lambda$ )를 무시할 때의 드레인 전류 식입니다. $I_D = \frac{1}{2} k_n' \left(\frac{W}{L}\right) (V_{GS} - V_{tn})^2 = \frac{1}{2} k_n V_{ov}^2$ 여기서 $k_n = k_n' (W/L) = \mu_n C_{ox} (W/L)$ 입니다.

3. 핵심 소신호 파라미터 ( $g_m, r_o$ )

소신호 해석을 위해 직류 동작점( $Q$ -point)에서 추출하는 두 가지 핵심 파라미터입니다.

① 트랜스컨덕턴스 ( $g_m$ )

게이트-소스 전압 변화에 따른 드레인 전류의 변화율입니다. 문제에서 주어진 변수( $I_D, V_{ov}, k_n$ )에 따라 3가지 형태로 자유자재로 변환할 수 있어야 합니다.

$g_m = \left.\frac{\partial i_D}{\partial v_{GS}}\right|_{Q} = k_n V_{ov} = \sqrt{2 k_n I_D} = \frac{2I_D}{V_{ov}}$

(팁: BJT의 $g_m = I_C/V_T$ 는 전류에 직접 비례하지만, MOSFET의 $g_m$ 은 $\sqrt{I_D}$ 에 비례하므로 동일 전류 기준 트랜스컨덕턴스는 BJT가 MOSFET보다 일반적으로 훨씬 큽니다.)

② 소신호 출력 저항 ( $r_o$ )

채널 길이 변조 효과(Early effect에 대응)를 고려할 때 드레인 단자에서 들여다본 저항입니다. 얼리 전압 $V_A = 1/\lambda$ 입니다.

$r_o = \frac{V_A + V_{DS}}{I_D} \approx \frac{V_A}{I_D} = \frac{1}{\lambda I_D}$

4. 3대 증폭기 핵심 특성 비교

공무원 시험 객관식 및 계산 문제에 빈출되는 성능 지표 비교입니다.

특성 항목	공통 소스 (CS)	공통 드레인 (CD, 소스 팔로워)	공통 게이트 (CG)
교류 접지 단자	소스 (S)	드레인 (D)	게이트 (G)
입력 단자	게이트 (G)	게이트 (G)	소스 (S)
출력 단자	드레인 (D)	소스 (S)	드레인 (D)
전압 이득 ( $A_v$ )	높음 (반전, 음수)	$\approx 1$ ( $1$ 보다 약간 작음, 동위상)	높음 (비반전, 양수)
전류 이득 ( $A_i$ )	무한대 ( $\infty$ )	무한대 ( $\infty$ )	$\approx 1$
입력 저항 ( $R_{in}$ )	무한대 ( $\infty$ , 바이어스 저항 제외 시)	무한대 ( $\infty$ , 바이어스 저항 제외 시)	낮음 ( $1/g_m$ )
출력 저항 ( $R_{out}$ )	중간 $\sim$ 높음 ( $R_D \parallel r_o$ )	매우 낮음 ( $1/g_m \parallel R_S$ )	중간 $\sim$ 높음 ( $R_D \parallel r_o$ )
입출력 위상차	180도 위상 반전	0도 (동위상)	0도 (동위상)
주 사용 목적	일반 전압 증폭기	버퍼(Buffer), 임피던스 변환기	고주파 RF 증폭기, 전류 버퍼

5. 회로별 상세 해석 공식

채널 길이 변조 효과를 무시( $r_o \rightarrow \infty$ )할 때의 핵심 계산 공식입니다.

1) 공통 소스 증폭기 (CS)

바이패스 커패시터( $C_S$ )가 있는 경우

소스 저항 $R_S$ 가 교류적으로 단락되어 소스 단자가 접지에 직접 붙는 기본 형태입니다.

전압 이득: $A_v = \frac{v_o}{v_i} = -g_m (R_D \parallel R_L)$ (마이너스 부호는 180도 위상 반전을 의미)
입력 저항: $R_{in} = R_G = R_1 \parallel R_2$ (외장 전압 분배 바이어스 저항이 없으면 $R_{in} \rightarrow \infty$ )
출력 저항: $R_{out} = R_D$

바이패스 커패시터( $C_S$ )가 없는 경우 (소스 저항 $R_S$ 퇴화)

소스 저항 $R_S$ 에 의한 부궤환 효과가 발생하여 이득은 감소하지만 선형성과 대역폭이 개선됩니다.

전압 이득: $A_v = -\frac{g_m (R_D \parallel R_L)}{1 + g_m R_S} \approx -\frac{R_D \parallel R_L}{R_S} \quad (\text{단, } g_m R_S \gg 1\text{ 일 때})$
입력 저항: $R_{in} = R_G$

2) 공통 드레인 증폭기 (CD / Source Follower)

출력이 소스 단자에서 인출되며, 출력 전압이 입력 게이트 전압을 그대로 따라가므로 소스 팔로워라고 부릅니다.

전압 이득: $A_v = \frac{g_m (R_S \parallel R_L)}{1 + g_m (R_S \parallel R_L)} \approx 1 \quad (A_v < 1)$
입력 저항: $R_{in} = R_G$
출력 저항: $R_{out} = R_S \parallel \frac{1}{g_m} \approx \frac{1}{g_m} \quad (\text{단, } R_S \gg 1/g_m\text{ 일 때})$

3) 공통 게이트 증폭기 (CG)

입력이 소스로 들어가고 출력이 드레인으로 인출됩니다.

전압 이득: $A_v = +g_m (R_D \parallel R_L)$ (CS 증폭기와 크기는 동일하지만 부호가 양수이므로 위상 반전이 없음)
입력 저항: $R_{in} = R_S \parallel \frac{1}{g_m} \approx \frac{1}{g_m}$
출력 저항: $R_{out} = R_D$

6. 시험에 자주 나오는 계산 팁 및 함정

팁 1: T-등가회로를 활용한 초고속 암산

MOSFET의 소스 단자에서 회로 내부를 들여다본 교류 저항은 항상 $1/g_m$ 입니다.

CS 증폭기 (소스 저항 $R_S$ 있음): 소스 경로 전체 저항이 $(1/g_m + R_S)$ 이므로, 전압 이득 크기는 드레인 저항과 소스 저항의 비율로 즉시 유도됩니다. $|A_v| = \frac{R_D}{\frac{1}{g_m} + R_S} = \frac{g_m R_D}{1 + g_m R_S}$
CD 증폭기: 입력 전압이 $(1/g_m)$ 과 $R_S$ 에 전압 분배되므로 소스 출력 전압 이득은 다음과 같습니다. $A_v = \frac{R_S}{\frac{1}{g_m} + R_S} = \frac{g_m R_S}{1 + g_m R_S}$

팁 2: 바디 효과(Body Effect)가 주어질 때의 전압 이득

기판(Body) 단자가 소스와 연결되지 않고 별도의 접지에 묶여 있을 경우 기판-소스 역바이어스에 의해 백게이트 트랜스컨덕턴스 $g_{mb}$ 가 추가됩니다.

CD 소스 팔로워 전압 이득: $A_v = \frac{g_m}{g_m + g_{mb} + 1/R_S}$
이로 인해 소스 팔로워의 전압 이득이 1에서 좀 더 멀어지며(약 0.7~0.8 수준으로 감소) 출력 신호의 선형성이 다소 저하됩니다.

7. 관련 기출문제 풀어보기

실제 공무원 9급 국가직 및 지방직 전자공학개론에 출제된 MOSFET 증폭기(CS, CD, CG) 관련 기출문제 모음입니다. 각 링크를 클릭하면 해당 문제 풀이 및 상세 해설로 즉시 이동합니다.

📌 국가직 9급 기출문제

📌 지방직 9급 기출문제

2011년 지방직 9급 전자공학개론 4번 풀이 바로가기