2026년 전자공학개론 (국가직)

1) 캐스코드 증폭기 - 공통 이미터와 공통 베이스를 직렬로 연결한 형태입니다. 밀러 효과를 억제하여 대역폭이 매우 넓습니다. - 고주파 증폭기, 광대역 증폭기 2) 공통 컬렉터 증폭기 - 입력 임피던스가 매우 높고, 출력 임피던스가 매우 낮습니다. 전압 이득은 1에 가깝습니다. - 전압 버퍼, 임피던스 매칭 3) 공통 이미터 증폭기 - 전압 이득과 전류 이득이 모두 커서 전력 이득이 가장 높습니다. 위상이 180도 반전됩니다. - 일반적인 신호 증폭 4) 공통 베이스 증폭기 - 입력 임피던스가 낮고 출력 임피던스가 높습니다. 전류 이득은 1보다 작지만 고주파 특성이 좋습니다. - 고주파 증폭, 전류 버퍼

■ 1단계: $+15$를 8비트 2진수로 변환 - $15 = 2^3 + 2^2 + 2^1 + 2^0 = 8 + 4 + 2 + 1$ 이므로 - $\rightarrow 00001111_{(2)}$ ■ 2단계: 1의 보수 구하기 (모든 비트 반전) - $\rightarrow 11110000_{(2)}$ ■ 3단계: $+1$을 더하여 2의 보수로 변환 - $\rightarrow 11110000_{(2)} + 1 = 11110001_{(2)}$

1) 세션계층(세션ID) - 응용 프로그램 간의 대화(Session)를 구성하 고 유지하며, 동기화(체크포인트)를 수행합니다. 2) 전송계층(포트 번호) - 종단 간(End-to-End)의 신뢰성 있는 통신을 보장합니다. 오류 제어, 흐름 제어를 수행하며 포트 번호를 사용합니다.(HTTP는 80번, HTTPS는 443번 포트 사용) 3) 네트워크 계층(IP 주소) - 데이터를 목적지까지 가장 안전하고 빠르게 전달하는 경로 설정(Routing)을 담당합니다. 4) 데이터링크 계층(MAC 주소) - 인접한 장치 간의 신뢰성 있는 전송을 보장 하며, 물리적인 하드웨어 주소를 구분합니다.

프리엠퍼시스(Pre-emphasis) - 위치: FM 송신단(변조전) - 사용필터: 고역통과필터(HPF) - 기능: 고주파 대역은 잡음이 커지는 경향이 있으므로, 송신 측에서 미리 고주파 신호의 진 폭을 강조 디엠퍼시스(De-emphasis) - 위치: FM 수신단(변조후) - 사용필터: 저역통과필터(LPF) - 기능: 송신 측에서 인위적으로 높여놓은 고주 파 성분을 다시 원래 수준으로 낮춥니다.

■ 1단계: 다이오드 도통(ON) 구간 분석 • $v_{in} + 3\text{ V} > 0$ ($v_{in} > -3\text{ V}$) 일 때, 다이오드는 ON(단락, Short) 상태가 됩니다. • 이 때의 출력 전압: $v_{out} = v_{in} + 3\text{ V}$ • 최댓값($V_{max}$): 입력전압의 최댓값인 $5\text{ V}$가 인가될 때 발생하므로, $\rightarrow V_{max} = 5\text{ V} + 3\text{ V} = 8\text{ V}$ ■ 2단계: 다이오드 차단(OFF) 구간 분석 • $v_{in} + 3\text{ V} < 0$ ($v_{in} < -3\text{ V}$) 일 때, 다이오드는 OFF(개방, Open) 상태가 됩니다. • 최솟값($V_{min}$): 회로에 전류가 흐르지 않으므로 출력단자 저항에 걸리는 전압 강하가 없습니다. $\rightarrow V_{min} = 0\text{ V}$ ■ 3단계: 최댓값과 최솟값의 합 계산 • $\text{최댓값} + \text{최솟값} = 8\text{ V} + 0\text{ V} = 8\text{ V}$

 ■ 카르노 맵(K-Map) 간소화 분석: • 연두색 묶음: $\overline{A}$ • 노란색 묶음: $B \cdot \overline{C} \cdot \overline{D}$ • 분홍색 묶음: $B \cdot C \cdot D$ ■ 최종 출력 논리식: • $F = \overline{A} + B \cdot \overline{C} \cdot \overline{D} + B \cdot C \cdot D$ (①번)

■ 1단계: $t < 0$ ($t = 0^-$) 상태 분석 (스위치 열림, 직류 정상상태) • 스위치가 열린 상태로 오랜 시간이 지나면 인덕터($L$)는 단락(Short), 커패시터($C$)는 개방(Open) 상태가 됩니다. • 회로에 전류가 흐르지 않아 저항에서의 전압 강하가 없으므로 전원 전압($24\text{ V}$)이 그대로 커패시터에 충전됩니다. • 초기 조건: $v_C(0^-) = 24\text{ V},\quad i_L(0^-) = 0\text{ A}$ ■ 2단계: $t = 0^+$ 상태 분석 (스위치를 막 닫은 직후) • 에너지 저장 소자의 연속성에 의해 전압과 전류가 유지됩니다. $v_C(0^+) = v_C(0^-) = 24\text{ V},\quad i_L(0^+) = i_L(0^-) = 0\text{ A}$ • 스위치가 닫히면 우측의 저항($3\ \Omega$)과 커패시터($C$)가 독립된 루프를 형성하여 방전합니다. • 커패시터 전류 $i_C$의 기준 방향과 반대로 방전 전류가 흐르므로: $i_C(0^+) = -\frac{24\text{ V}}{3\ \Omega} = -8\text{ A}$ ■ 3단계: $t = \infty$ 상태 분석 (스위치가 닫힌 채 오랜 시간 경과) • 커패시터는 완전히 방전되어 개방 상태가 되므로: $v_C(\infty) = 0\text{ V}$ • 인덕터는 다시 단락(Short) 상태가 되므로 전원($24\text{ V}$)과 좌측 저항($4\ \Omega$)에 의해: $i_L(\infty) = \frac{24\text{ V}}{4\ \Omega} = 6\text{ A}$ ■ 최종 결과: • $i_C(0^+) = -8\text{ A},\ v_C(\infty) = 0\text{ V},\ i_L(\infty) = 6\text{ A}$ (①번)

■ 정답 해설 (옳지 않은 것: ④번) • ④번 (오답 분석): 제너 다이오드(Zener Diode)는 순방향이 아닌 역방향 바이어스(Reverse Bias) 영역의 항복 현상(Breakdown)을 이용합니다. 역방향 전압이 제너 전압($V_Z$)에 도달하면 전류가 크게 변해도 양단 전압이 일정하게 유지되므로 정전압(전원 안정화) 회로에 사용됩니다. ■ 선택지 추가 해설 (옳은 보기) • ①번: 순방향 바이어스가 인가되면 내부 전위 장벽이 낮아져, 다수 캐리어(P형의 정공, N형의 전자)가 접합면을 건너가는 확산(Diffusion) 현상에 의해 전류가 형성됩니다. • ②번: 동작 온도가 상승하면 열적으로 생성되는 소수 캐리어(Minority Carrier)의 농도가 증가하므로, 역방향 포화 전류(누설 전류)의 절댓값이 증가합니다. • ③번: $\text{GaAs}$(갈륨비소)는 $\text{Si}$(실리콘)보다 전자 이동도($\mu_n$)가 약 5~6배 높아 전자의 주행 속도가 빠르기 때문에 고주파 및 초고속 스위칭 소자에 널리 사용됩니다.

■ 1단계: 회로 구조 파악 • 입력이 베이스($B$), 출력이 컬렉터($C$), 이미터($E$)가 교류 접지되어 있으므로 공통 이미터(CE, Common Emitter) 증폭기입니다. ■ 2단계: 전압 이득 및 트랜스컨덕턴스($g_m$) 유도 • 공통 이미터 증폭기의 전압 이득 크기: $|A_v| = \left|\frac{V_{out}}{V_{in}}\right| = g_m \cdot R_C = g_m \cdot R$ • BJT의 트랜스컨덕턴스: $g_m = \frac{I_C}{V_T} \simeq \frac{I_B}{V_T}$ (단, $V_T$는 열전압, 정전류원 $I_B \simeq I_C$) ■ 3단계: 최종 전압 이득식 대입 및 비례 관계 분석 • $|A_v| = \frac{I_B}{V_T} \times R = \frac{I_B \cdot R}{V_T}$ • 따라서 전압 이득 $|A_v|$는 저항 $R$과 바이어스 전류 $I_B$에 비례합니다. - ㄱ: 저항 $R$ (비례 - 참) - ㄷ: 바이어스 전류 $I_B$ (비례 - 참) ■ 최종 결과: • 옳은 것은 ㄱ, ㄷ (②번)

■ 1단계: $4 \times 1\text{ MUX}$ 선택 조건별 출력 분석 • $A = 0, B = 0$ 일 때: $Z = I_0 = C$ • $A = 0, B = 1$ 일 때: $Z = I_1 = \overline{C}$ • $A = 1, B = 0$ 일 때: $Z = I_2 = 1$ • $A = 1, B = 1$ 일 때: $Z = I_3 = 0$ ■ 2단계: 곱의 합(SOP) 논리식 작성 $Z = (\overline{A} \cdot \overline{B} \cdot C) + (\overline{A} \cdot B \cdot \overline{C}) + (A \cdot \overline{B} \cdot 1) + (A \cdot B \cdot 0)$ $\quad = \overline{A}\,\overline{B}\,C + \overline{A}\,B\,\overline{C} + A\,\overline{B}$ ■ 3단계: 불 대수(Boolean Algebra) 간소화 • $\overline{B}$로 묶기: $Z = \overline{B}(\overline{A}C + A) + \overline{A}B\overline{C}$ • 흡수 법칙 $(\overline{A}C + A = A + C)$ 적용: $Z = \overline{B}(A + C) + \overline{A}B\overline{C}$ $\quad = A\overline{B} + \overline{B}C + \overline{A}B\overline{C}$ ■ 최종 결과: • $Z = A \cdot \overline{B} + \overline{B} \cdot C + \overline{A} \cdot B \cdot \overline{C}$ (②번)

■ 1단계: 단락(Short) 구간 분석 • $R_1$과 $R_2$가 있는 구간에 저항이 없는 도선($0\ \Omega$)이 병렬로 연결되어 있으므로, 전류는 저항이 있는 곳으로 흐르지 않고 모두 단락된 도선으로 흐릅니다. • 따라서 $R_1, R_2$ 부분은 무시할 수 있습니다. ■ 2단계: 마디해석법(KCL)을 통한 접속점 전압 $V_a$ 계산 • $R_4$ 위쪽 접속점의 전압을 $V_a$라 하고 KCL(키르히호프 전류 법칙) 방정식을 세우면: $\frac{V_a - 84}{12} + \frac{V_a}{6} + \frac{V_a - 21}{3} = 0$ • 양변에 12를 곱하여 정리: $(V_a - 84) + 2V_a + 4(V_a - 21) = 0$ $7V_a - 168 = 0 \quad \rightarrow \quad V_a = 24\text{ V}$ ■ 3단계: $R_4$에 흐르는 전류 $I$ 계산 • $I = \frac{V_a}{R_4} = \frac{24\text{ V}}{6\ \Omega} = 4\text{ A}$ ■ 최종 결과: • $I = 4\text{ A}$ (④번)

■ 보기별 정오 판별 • ㄱ (오답 분석): MOSFET은 게이트 절연막($\text{SiO}_2$)에 의해 입력 저항이 매우 커서 **정적 상태(DC) 전력 소모가 BJT보다 훨씬 적습니다.** (BJT가 MOSFET보다 전력 소모가 적다는 설명은 틀림) • ㄴ (옳은 설명): MOSFET(금속-산화막-반도체 전계효과 트랜지스터)은 게이트 전압에 의해 형성되는 전계(Electric Field)를 이용하여 채널의 전도도를 조절하고 드레인 전류를 제어합니다. • ㄷ (옳은 설명): MOSFET의 구조상 게이트 금속(Metal/Polysilicon)과 반도체 채널 사이에는 얇은 산화물 절연층($\text{SiO}_2$)이 존재하므로, 게이트 단자로 직류 전류가 직접 흐르지 않습니다 ($I_G \simeq 0$). • ㄹ (오답 분석): - BJT(쌍극성): 전자(Electron)와 정공(Hole) 두 종류의 캐리어가 모두 전류 전도에 참여합니다. - MOSFET(단극성, Unipolar): N채널은 전자, P채널은 정공 중 오직 하나의 다수 캐리어에 의해서만 전류가 흐릅니다. (설명이 뒤바뀌어 틀림) ■ 최종 결과: • 옳은 것은 ㄴ, ㄷ (③번)

■ 정답 해설 (옳지 않은 것: ①번) • ①번 (오답 분석): MOSFET 채널이 턴오프(Turn-off) 상태여도, 소스($S$) 전위가 드레인($D$) 전위보다 높아지면 내장된 기생 내부 다이오드(Body Diode)가 순방향 바이어스가 됩니다. 따라서 소스에서 드레인 방향으로 역방향 환류 전류(Freewheeling current)가 흐를 수 있습니다. ■ 선택지 추가 해설 (옳은 보기) • ②번: 전력 MOSFET은 드레인(Drain), 소스(Source), 게이트(Gate)의 3개 단자로 구성된 전압 제어형 유니폴라 스위칭 소자입니다. • ③번: MOSFET 내부의 PN 바디 다이오드는 구조상 소수 캐리어 축적 효과로 인해 역회복 시간($t_{rr}$)이 깁니다. 따라서 고속 스위칭 시 발생하는 역회복 손실을 줄이기 위해 역회복 속도가 빠른 외부 고속 다이오드(Fast Recovery Diode 또는 쇼트키 다이오드)를 병렬로 추가합니다. • ④번: N채널 전력 MOSFET의 게이트-소스 전압 $v_{GS}$가 문턱전압($V_{th}$)보다 커지면 전자 채널(반전층)이 형성되어 드레인-소스 간이 도통(Turn-on)되고 전류가 흐릅니다.

■ 기본 회로 파악 • 이 회로는 2개의 커패시터($C_1, C_2$)와 1개의 인덕터($L$)로 공진(탱크) 회로를 구성한 콜피츠(Colpitts) 발진기입니다. (②번 설명 참) ■ 보기별 정오 판별 • ①번 (오답 분석 / 옳지 않은 것): 귀환 계수(귀환율) $\beta$는 출력 전압($V_{out}$) 중 피드백되어 입력으로 돌아가는 전압($V_f$)의 비입니다. $\beta = \frac{V_f}{V_{out}} = \frac{1/(j\omega C_1)}{1/(j\omega C_2)} = \frac{C_2}{C_1}$ 따라서 $|\beta| = \frac{C_2}{C_1}$ 이므로 $|\beta| = \frac{C_1}{C_2}$로 표기한 것은 옳지 않습니다. • ③번 (옳은 설명): 증폭기 $A$를 통과해 커진 신호가 귀환망($\beta$)을 거쳐 돌아올 때, 루프 이득이 1보다 커야 ($A\beta > 1$) 신호의 진폭이 점점 성장하며 안정적으로 발진이 시작됩니다. • ④번 (옳은 설명): 직렬 연결된 두 커패시터의 등가 커패시턴스는 $C_{eq} = \frac{C_1 C_2}{C_1 + C_2}$ 입니다. 유도성 리액턴스와 용량성 리액턴스가 같아지는 공진 조건($\omega L = \frac{1}{\omega C_{eq}}$)에 의해: $\omega = 2\pi f_r = \frac{1}{\sqrt{L \cdot C_{eq}}} \quad \rightarrow \quad f_r = \frac{1}{2\pi \sqrt{L \cdot \frac{C_1 C_2}{C_1 + C_2}}}\text{ [Hz]}$ ■ 최종 결과: • 옳지 않은 것은 ①번

■ 보기별 정오 판별 • ①번 (오답 분석): 입력 신호 $V_{in}$이 연산증폭기의 비반전($+$) 단자로 입력되고 있으므로 비반전 증폭기(Non-inverting Amplifier) 회로입니다. (반전증폭기 설명은 틀림) • ②번 (오답 분석): 비반전 증폭기의 폐루프 전압이득: $A_{CL} = 1 + \frac{R_1}{R_2} = 1 + \frac{2\text{ k}\Omega}{1\text{ k}\Omega} = 3$ 따라서 전압이득은 3이므로 약 2라는 설명은 틀립니다. • ③번 (옳은 설명): 연산증폭기에서 이득-대역폭 곱(GBWP)은 일정합니다. $\text{GBWP} = A_{OL} \times f_{c} = 1{,}000 \times 1\text{ kHz} = 1{,}000\text{ kHz} = 1\text{ MHz}$ 폐루프 차단주파수(대역폭 $f_{CL}$)는: $f_{CL} \times A_{CL} = \text{GBWP}$ $f_{CL} = \frac{1{,}000\text{ kHz}}{3} \simeq 333.33\text{ kHz} \simeq 330\text{ kHz}$ • ④번 (오답 분석): 단위이득 주파수($f_t$)는 이득이 1($0\text{ dB}$)일 때의 주파수로, $\text{GBWP}$ 값과 동일합니다. $f_t = \text{GBWP} = 1\text{ MHz}$ 따라서 약 2 MHz라는 설명은 틀립니다. ■ 최종 결과: • 옳은 것은 ③번

■ 1단계: 회로 동작 원리 분석 • 첫 번째 래치(마스터): $\text{EN}$ 단자에 인버터가 연결되어 있어 $\text{CLK} = 0$일 때 입력 $\text{IN}$을 받아들이고(Transparent), $\text{CLK} = 1$일 때 값을 유지(Hold)합니다. • 두 번째 래치(슬레이브): $\text{CLK} = 1$일 때 마스터의 출력을 $\text{OUT}$으로 내보내고, $\text{CLK} = 0$일 때 값을 유지합니다. • 종합: 마스터-슬레이브 구조는 상승 에지 트리거 D 플립플롭(Positive Edge-Triggered D-FF)으로 동작하여, $\text{CLK}$가 $0 \rightarrow 1$로 변하는 상승 에지 시점의 $\text{IN}$ 값이 $\text{OUT}$으로 출력됩니다. ■ 2단계: 시점별 출력($\text{OUT}$) 상태 분석 • $t_0$ 이전: 문제 조건에 의해 $\text{OUT} = 1\ (\text{HIGH})$ 유지 • $t_1$ 시점 ($\text{CLK}$ 상승 에지): $\text{IN} = 0$이므로 $\text{OUT}$은 $1 \rightarrow 0\ (\text{LOW})$으로 하강 • $t_1 \sim t_4$ 구간: 클록 에지가 없으므로 $\text{OUT} = 0$ 유지 • $t_4$ 시점 ($\text{CLK}$ 상승 에지): $\text{IN} = 1$이므로 $\text{OUT}$은 $0 \rightarrow 1\ (\text{HIGH})$으로 상승 • $t_4$ 이후 구간: $\text{OUT} = 1$ 유지 ■ 최종 결과: • $t_1$에서 $0$으로 떨어지고, $t_4$에서 $1$로 상승하는 파형은 ③번입니다.

■ 1단계: 소신호 교류 등가회로 조건 분석 • 소스($S$) 단자가 접지되어 있으므로 게이트-소스 사이의 전압은 $v_{gs} = v_{in}$ 입니다. • 직류 전원 $V_{DD}$는 교류 해석 관점에서 전위 변화가 없는 교류 접지(AC Ground)로 간주합니다. ■ 2단계: 출력 전압 $v_{out}$ 식 유도 • 소신호 드레인 전류는 $i_d = g_m \cdot v_{gs}$ 이며 드레인에서 소스 방향으로 흐릅니다. • 출력 단자에서 바라본 전류는 접지에서 저항 $R_D$를 통해 드레인으로 들어가므로 음(-)의 방향이 됩니다. $v_{out} = -i_d \cdot R_D = -(g_m \cdot v_{gs}) \cdot R_D = -g_m \cdot R_D \cdot v_{in}$ ■ 3단계: 전압 이득 크기 계산 • $\left|\frac{v_{out}}{v_{in}}\right| = |-g_m \cdot R_D| = g_m \cdot R_D$ • 주어진 값 대입 ($g_m = 1\text{ mA/V},\ R_D = 5\text{ k}\Omega$): $\left|\frac{v_{out}}{v_{in}}\right| = (1\text{ mA/V}) \times (5\text{ k}\Omega) = 5$ ■ 최종 결과: • 전압이득의 절댓값은 5 (③번)

■ 기본 수식 유도 • BJT 차동증폭기에서 단일단 출력을 기준으로 한 차동모드 이득의 절댓값: 각 트랜지스터의 컬렉터 전류 $I_C = \frac{I_B}{2}$ $|A_d| \simeq g_m R_C = \frac{I_C}{V_T} R_C = \frac{I_B}{2V_T} R_C$ ■ 보기별 정오 판별 • ①번 (오답 분석): $|A_d| = \frac{I_B}{2V_T} R_C$ 이므로, $I_B$가 증가하면 차동모드 이득의 절댓값은 증가합니다. (감소 설명은 틀림) • ②번 (오답 분석): $\text{CMRR} = \left|\frac{A_d}{A_c}\right|$ 입니다. 문제 조건에서 공통모드 이득 $A_c$는 일정하므로, $I_B$가 증가하여 $A_d$가 증가하면 $\text{CMRR}$도 증가합니다. (감소 설명은 틀림) • ③번 (옳은 설명): $|A_d| = \frac{I_B}{2V_T} R_C$ 이므로, $R_C$가 증가할 때 차동모드 이득의 절댓값 $|A_d|$는 비례하여 증가합니다. • ④번 (오답 분석): 직류 출력 전압 $V_{o1} = V_{o2} = V_{CC} - I_C R_C = V_{CC} - \frac{I_B}{2} R_C$ 입니다. 따라서 $R_C$가 증가하면 전압 강하가 커지므로 $V_{o1}, V_{o2}$는 감소합니다. (증가 설명은 틀림) ■ 최종 결과: • 옳은 것은 ③번

■ 기본 회로 파악 • 이 회로는 3단 RC 고역통과 필터(HPF)를 귀환망으로 사용하는 RC 위상편이(Phase-Shift) 발진기입니다. (①번 설명 참) ■ 1단계: 귀환망 전달함수 유도 • 귀환망의 전달함수: $\beta(s) = \frac{V_f}{V_{out}} = \frac{(sRC)^3}{(sRC)^3 + 6(sRC)^2 + 5(sRC) + 1}$ • 주파수 응답을 위해 $s = j\omega$ 및 $a = \frac{1}{\omega RC}$ 로 치환하여 정리하면: $\beta(j\omega) = \frac{1}{(1 - 5a^2) - j(6a - a^3)}$ ■ 2단계: 발진 조건 및 위상편이 분석 • 증폭기의 전압이득이 $-K$로 $180^\circ$ 위상 반전을 가지므로, 바크하우젠(Barkhausen) 발진 조건(전체 위상편이 $360^\circ$)을 만족하려면 3단 RC 귀환망에서 $180^\circ$의 위상편이를 만들어야 합니다. (④번 설명 참) • 따라서 $\beta(j\omega)$는 음의 실수가 되어야 하므로 분모의 허수부가 0이 되어야 합니다. $6a - a^3 = 0 \quad \rightarrow \quad a^2 = 6 \quad \rightarrow \quad a = \sqrt{6}$ ■ 3단계: 발진주파수 $f_r$ 및 귀환계수 $|\beta|$ 계산 • $a = \frac{1}{\omega RC} = \sqrt{6}$ 이므로: $\omega = 2\pi f_r = \frac{1}{RC\sqrt{6}} \quad \rightarrow \quad f_r = \frac{1}{2\pi RC\sqrt{6}}\text{ [Hz]}$ (따라서 분모가 $\sqrt{3}$으로 표현된 ②번은 옳지 않습니다.) • 이때의 귀환계수 $\beta$: $\beta = \frac{1}{1 - 5a^2} = \frac{1}{1 - 5(6)} = -\frac{1}{29}$ $|\beta| = \frac{1}{29}$ (③번 설명 참) ■ 최종 결과: • 옳지 않은 것은 ②번

■ 1단계: 마디해석법(KCL)을 통한 회로 전달함수 유도 • 이 회로는 다중 귀환 대역통과 필터(MFB BPF) 회로입니다. • 저항과 커패시터 접속점 전압을 $V_x$, 연산증폭기의 반전(-) 단자 전압을 $V_n$이라 하면 이상적인 연산증폭기에서 가상 접지($V_n = 0\text{ V}$)가 성립합니다. • $V_x$ 노드에서의 KCL: $\frac{V_{in} - V_x}{R} + \frac{V_{out} - V_x}{1/sC} + \frac{V_n - V_x}{1/sC} = 0$ $V_n = 0$ 을 대입하여 정리하면: $\frac{V_{in}}{R} + sC V_{out} = V_x \left(\frac{1}{R} + 2sC\right) \quad \cdots \text{(식 1)}$ • $V_n$ 노드($V_n = 0$)에서의 KCL: $sC(V_x - V_n) + \frac{V_{out} - V_n}{R} = 0 \quad \rightarrow \quad sC V_x + \frac{V_{out}}{R} = 0$ $V_x = -\frac{V_{out}}{sRC} \quad \cdots \text{(식 2)}$ • (식 2)를 (식 1)에 대입하여 정리하면 전달함수 $H(s)$는: $\frac{V_{in}}{R} + sC V_{out} = -\frac{V_{out}}{sRC}\left(\frac{1 + 2sRC}{R}\right)$ $H(s) = \frac{V_{out}(s)}{V_{in}(s)} = \frac{-\frac{1}{RC}s}{s^2 + \frac{2}{RC}s + \frac{1}{(RC)^2}}$ ■ 2단계: 표준 2차 대역통과필터 전달함수와 계수 비교 • 표준 2차 BPF 전달함수: $H(s) = \frac{K\left(\frac{\omega_0}{Q}\right)s}{s^2 + \left(\frac{\omega_0}{Q}\right)s + \omega_0^2}$ • 계수 비교: - 중심 각주파수: $\omega_0^2 = \frac{1}{(RC)^2} \quad \rightarrow \quad \omega_0 = \frac{1}{RC}\text{ [rad/s]}$ (②번 설명 참) - 양호도(Q-factor): $\frac{\omega_0}{Q} = \frac{2}{RC} \quad \rightarrow \quad \frac{1/RC}{Q} = \frac{2}{RC} \quad \rightarrow \quad Q = \frac{1}{2}$ (①번 설명 참) - 중심주파수 이득: $K\left(\frac{\omega_0}{Q}\right) = K \cdot \frac{2}{RC} = -\frac{1}{RC} \quad \rightarrow \quad K = -\frac{1}{2}$ 따라서 중심 각주파수에서의 전압이득 크기 $|K| = \frac{1}{2}$ 입니다. (|K| = 2 설명은 틀림) - 대역폭(BW): $BW_{rad} = \frac{\omega_0}{Q} = \frac{2}{RC}\text{ [rad/s]}$ $BW = \frac{BW_{rad}}{2\pi} = \frac{1}{\pi RC}\text{ [Hz]}$ (④번 설명 참) ■ 최종 결과: • 옳지 않은 것은 ③번