2021년 전자공학개론 (국가직)

■ 1단계: 공통 인수 추출 및 보원 법칙 적용 • 주어진 부울 대수식 $F$: $$F = \overline{X}\overline{Z} + XYZ + X\overline{Z}$$ • 첫 번째 항 $\overline{X}\overline{Z}$와 세 번째 항 $X\overline{Z}$를 공통 인수 $\overline{Z}$로 묶습니다: $$\overline{X}\overline{Z} + X\overline{Z} = (\overline{X} + X)\overline{Z}$$ • 보원 법칙($\overline{X} + X = 1$)을 적용하여 식을 간소화합니다: $$(\overline{X} + X)\overline{Z} = 1 \cdot \overline{Z} = \overline{Z}$$ $$F = \overline{Z} + XYZ$$ ■ 2단계: 분배 법칙을 통한 등가 변환 • 부울 대수의 분배 법칙($A + BC = (A + B)(A + C)$)을 적용합니다 ($A = \overline{Z}, B = XY, C = Z$): $$F = \overline{Z} + (XY)Z = (\overline{Z} + XY)(\overline{Z} + Z)$$ • $\overline{Z} + Z = 1$이므로: $$F = (\overline{Z} + XY) \cdot 1 = XY + \overline{Z}$$ ■ 3단계: 빈칸 채우기 • 주어진 등가식 $XY + (\quad)$에 대입하면 괄호에 들어갈 항은 $\overline{Z}$입니다. ■ 최종 결과: • 괄호에 들어갈 내용으로 옳은 것은 $\overline{Z}$ (②번)

■ 1단계: 2의 보수를 이용한 뺄셈 원리 및 $A$의 값 도출 • 2진수 뺄셈 $X - Y$는 $X + (Y\text{의 2의 보수})$의 덧셈으로 변환하여 연산합니다: $$0110110_{(2)} - A = 0110110_{(2)} + 1101001_{(2)} = B$$ • 위 식에서 $1101001_{(2)}$은 $A$의 2의 보수입니다. • 어떤 수의 2의 보수에 다시 2의 보수를 취하면 원래 수가 되므로, $1101001_{(2)}$의 2의 보수를 구합니다: - 1의 보수(비트 반전): $0010110_{(2)}$ - 2의 보수($1$ 더하기): $0010110_{(2)} + 1_{(2)} = 0010111_{(2)}$ $$\therefore A = 0010111$$ ■ 2단계: 2진수 덧셈을 통한 $B$의 값 계산 • $B$는 $0110110_{(2)}$과 $1101001_{(2)}$의 덧셈 결과입니다: $$0110110_{(2)} + 1101001_{(2)} = 10011111_{(2)}$$ • 7비트 연산에서 최상위 자리올림수(Carry, 가장 앞자리의 $1$)를 제외하면 유효 비트는 $0011111_{(2)}$이 됩니다: $$\therefore B = 0011111$$ ■ 최종 결과: • $A = 0010111, B = 0011111$ (①번)

■ 1단계: 반전 증폭기 전달함수($H(s)$) 유도 • 입력 임피던스는 $Z_1 = R_1$이며, 피드백 임피던스 $Z_2$는 저항 $R_2$와 커패시터 $C_2$의 병렬 조합입니다: $$Z_2 = R_2 \parallel \frac{1}{sC_2} = \frac{R_2}{1 + sR_2C_2}$$ • 반전 증폭기 전압 이득(전달함수) 수식: $$H(s) = \frac{V_o(s)}{V_i(s)} = -\frac{Z_2}{Z_1} = -\frac{R_2}{R_1(1 + sR_2C_2)}$$ • 주파수 응답 크기 식 ($s = j\omega = j2\pi f$): $$|H(j\omega)| = \left|\frac{V_o}{V_i}\right| = \frac{R_2 / R_1}{\sqrt{1 + (\omega R_2 C_2)^2}} = \frac{R_2 / R_1}{\sqrt{1 + (2\pi f R_2 C_2)^2}}$$ ■ 2단계: 주파수 대역별 동작 특성 분석 • 직류 및 저주파 대역 ($f \to 0$): - 커패시터 $C_2$는 개방(Open) 상태가 됩니다. - 전압 이득의 크기는 $|H(0)| = \frac{R_2}{R_1}$로 일정하게 신호를 통과시킵니다. • 고주파 대역 ($f \to \infty$): - 커패시터 $C_2$는 단락(Short) 상태가 되어 피드백 임피던스가 $0$이 됩니다. - 전압 이득 크기는 $|H(\infty)| \to 0$으로 급격히 감쇠합니다. ■ 3단계: 필터 종류 판별 • 저주파 신호는 통과시키고 고주파 신호는 차단하므로 1차 **능동 저역통과필터(Active LPF)**로 동작합니다. ■ 최종 결과: • 올바른 주파수 응답 특성 곡선은 ①번 (LPF 특성 곡선)

■ 1단계: $3 \times 8$ 디코더(Decoder) 출력 상태 판별 • 입력 어드레스 신호가 $A_2A_1A_0 = 011_{(2)}$로 인가됩니다. • 이를 10진수로 변환: $$011_{(2)} = 3_{(10)}$$ • 따라서 $3 \times 8$ 디코더의 출력 라인 중 오직 **3번 출력선만 $1$(High)**이 활성화되고, 나머지 출력선($0, 1, 2, 4, 5, 6, 7$)은 모두 $0$(Low)이 됩니다. ■ 2단계: OR 게이트 매트릭스(ROM 어레이) 연결 상태 확인 • 3번 출력선이 연결된 OR 게이트의 비트만 출력 $1$이 됩니다: - $D_3$: 3번 라인에 연결되어 있음 $\rightarrow D_3 = 1$ - $D_2$: 3번 라인과 미연결 $\rightarrow D_2 = 0$ - $D_1$: 3번 라인과 미연결 $\rightarrow D_1 = 0$ - $D_0$: 3번 라인과 미연결 $\rightarrow D_0 = 0$ ■ 3단계: 최종 출력 데이터 결정 • 출력 데이터 비트열: $$D_3D_2D_1D_0 = 1000$$ ■ 최종 결과: • 출력 데이터로 옳은 것은 $1000$ (②번)

■ 1단계: 최대 전력 전달 조건(Maximum Power Transfer Theorem) • 부하(전구) 저항 $R$에 최대 전력이 전달되기 위해서는 부하 양단에서 바라본 회로의 테브난 등가 저항 $R_{th}$와 부하 저항 $R$의 크기가 같아야 합니다: $$R = R_{th}$$ ■ 2단계: 테브난 등가 저항($R_{th}$) 계산 • 테브난 등가 저항을 구하기 위해 부하 $R$을 분리(개방)하고, 회로 내 모든 독립 전원을 비활성화합니다: - 독립 전압원: 단락(Short) - 독립 전류원: 개방(Open) • 전구(부하) 단자에서 바라본 합성 저항 네트워크: - $2\text{ }\Omega$ 저항과 직렬 연결된 경로 $(3\text{ }\Omega + 5\text{ }\Omega = 8\text{ }\Omega)$가 서로 병렬로 연결된 구조입니다. $$R_{th} = 2 \parallel (3 + 5) = 2 \parallel 8 = \frac{2 \times 8}{2 + 8} = \frac{16}{10} = 1.6\text{ }\Omega$$ ■ 3단계: 최대 전력 전달을 위한 저항값 결정 • 최대 전력 전달 정리에 의해 부하 저항 $R$은 다음과 같습니다: $$R = R_{th} = 1.6\text{ }\Omega$$ ■ 최종 결과: • 전구에 최대 전력을 전달하기 위한 저항 $R$은 $1.6\text{ }\Omega$ (②번)

■ 1단계: 테브난 등가 임피던스($Z_{th}$) 산출 • 입력 신호의 각주파수는 $\omega = 10^6\text{ rad/s}$입니다. • 병렬로 연결된 저항 $R = \frac{1}{3}\text{ }\Omega$과 커패시터 $C = 4\text{ }\mu\text{F}$의 병렬 등가 어드미턴스($Y_{th}$): $$Y_{th} = \frac{1}{R} + j\omega C = 3 + j(10^6 \times 4 \times 10^{-6}) = 3 + j4\text{ S}$$ • 테브난 등가 임피던스 $Z_{th}$는 어드미턴스의 역수입니다: $$Z_{th} = \frac{1}{Y_{th}} = \frac{1}{3 + j4} = \frac{3 - j4}{3^2 + 4^2} = \frac{3}{25} - j\frac{4}{25}\text{ }\Omega$$ ■ 2단계: 최대 전력 전달을 위한 부하 임피던스 $Z_L$ 결정 (보기 ①, ②, ③ 판별) • 교류 회로에서 최대 전력이 부하로 전달되기 위한 조건은 부하 임피던스 $Z_L$이 내부 테브난 임피던스 $Z_{th}$의 복소공액(켤레복소수)과 일치해야 합니다: $$Z_L = Z_{th}^* = \frac{3}{25} + j\frac{4}{25}\text{ }\Omega$$ (②번, ③번 옳은 설명) • 순수 저항 전류 $i_1(t)$와 커패시터 전류 $i_2(t)$는 $90^\circ$의 위상차를 가지므로 두 전류의 위상은 서로 다릅니다. (①번 옳은 설명) ■ 3단계: 부하에 전달되는 최대 평균전력 계산 (보기 ④ 판별) • 전원 전류의 진폭 $I_m = 120\text{ A}$ (실효값 $I_{rms} = \frac{120}{\sqrt{2}}\text{ A}$) • 테브난 등가 개방 전압 진폭($V_{th,m}$): $$V_{th,m} = I_m \times |Z_{th}| = 120 \times \frac{\sqrt{3^2 + (-4)^2}}{25} = 120 \times \frac{5}{25} = 24\text{ V}$$ • 부하 $Z_L = Z_{th}^* = R_{th} - jX_{th}$일 때 부하의 실수부 저항 $R_L = R_{th} = \frac{3}{25}\text{ }\Omega$에 전달되는 최대 평균전력($P_{\max}$): $$P_{\max} = \frac{|V_{th,rms}|^2}{4R_{th}} = \frac{(24 / \sqrt{2})^2}{4 \times \frac{3}{25}} = \frac{288}{\frac{12}{25}} = 288 \times \frac{25}{12} = 600\text{ W}$$ • 따라서 보기 ④번의 $300\text{ W}$는 잘못된 설명입니다. ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 주요 발진기별 회로 구조 및 특성 분석 • 윈 브리지(Wien-Bridge) 발진기: - 주파수를 결정하는 $RC$ 직·병렬 회로는 특정 공진주파수를 궤환시키는 '정귀환(Positive Feedback)' 역할을 합니다. - 비반전 증폭기의 이득을 $3$으로 제한하여 출력 파형의 포화 및 왜곡을 방지하는 저항망은 '부귀환(Negative Feedback)' 루프를 형성합니다. (①번 옳은 설명) • LC 발진기 (콜피츠 및 하틀리 발진기): - 증폭기 출력 신호를 $LC$ 탱크 회로를 통해 동위상으로 되돌리는 '정귀환' 루프로 구성됩니다. (②번 옳은 설명) ■ 2단계: LC 발진기의 귀환율 결정 소자 판별 (보기 ③ 분석) • 하틀리(Hartley) 발진기: - 2개의 인덕터($L_1, L_2$)와 1개의 커패시터($C$)로 공진 회로를 구성합니다. - 귀환율(Feedback Factor, $\beta$)은 유도성 소자의 비($\beta = \frac{L_1}{L_2}$)에 의해 결정됩니다. • 콜피츠(Colpitts) 발진기: - 2개의 커패시터($C_1, C_2$)와 1개의 인덕터($L$)로 공진 회로를 구성합니다. - 귀환율($\beta$)은 용량성 소자의 비($\beta = \frac{C_2}{C_1}$)에 의해 결정됩니다. • 따라서 하틀리 발진기의 귀환율이 용량성 소자에 의해 결정된다는 설명은 옳지 않습니다. ■ 3단계: 수정 발진기의 특성 (보기 ④ 분석) • 수정(Quartz Crystal) 발진기: - 수정 진동자의 압전 효과를 활용하여 공진 회로를 구성하므로 양호도 $Q$(Quality Factor)가 일반 $LC$ 공진 회로보다 매우 큽니다 ($10^4 \sim 10^6$ 수준). - 이에 따라 매우 높은 주파수 선택도와 우수한 발진 주파수 안정도를 가집니다. (④번 옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 발진 회로 종류 판별 및 등가 커패시턴스 분석 • 커패시터 2개($C_1, C_2$)와 인덕터 1개($L$)로 공진 궤환망을 구성한 회로이므로 **콜피츠(Colpitts) 발진기**입니다. (①번 옳은 설명) • 공진 시 교류 관점에서 $C_1$과 $C_2$는 직렬 결합을 형성하므로 등가 합성 커패시턴스($C_{eq}$)는 다음과 같습니다: $$C_{eq} = \frac{C_1 C_2}{C_1 + C_2}$$ ■ 2단계: 발진 주파수 공식 검증 (보기 ② 판별) • 콜피츠 발진기의 공진(발진) 주파수 $f_0$ 공식: $$f_0 = \frac{1}{2\pi \sqrt{L C_{eq}}} = \frac{1}{2\pi \sqrt{L \left(\frac{C_1 C_2}{C_1 + C_2}\right)}}$$ • 따라서 $\frac{1}{2\pi \sqrt{(C_1 + C_2)L}}$로 제시된 ②번 설명은 옳지 않습니다. ■ 3단계: 최소 발진 조건 및 전달컨덕턴스($g_m$) 분석 (보기 ③, ④ 판별) • 트랜지스터 콜피츠 발진기의 지속 발진을 위한 루프 이득 조건($|A_v \beta| \ge 1$): $$g_m R \ge \frac{C_2}{C_1} \implies g_m \ge \frac{C_2}{C_1 R}$$ • 주어진 소자값($C_1 = C_2 = 1\text{ nF}$, $R = 1\text{ k}\Omega$)을 대입: $$g_m \ge \frac{1\text{ nF}}{1\text{ nF} \times 1\text{ k}\Omega} = \frac{1}{10^3\text{ }\Omega} = 10^{-3}\text{ A/V} = 1\text{ mA/V}$$ (③번 옳은 설명) • 수식 $g_m \ge \frac{C_2}{C_1 R}$에 따라 부하 저항 $R$이 커질수록 발진을 유지하기 위한 최소 $g_m$ 값은 작아집니다. (④번 옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: FSK 복조 방식 및 수신기 복잡도 비교 • FSK(주파수 편이 변조)는 엔벨로프(포락선) 검파기 등을 이용한 **비동기 복조**가 가능하므로, 수신 단에서 엄격한 동기 반송파를 추출해야 하는 PSK에 비해 수신기 회로가 매우 단순합니다. (①번 옳은 설명) ■ 2단계: FSK 신호의 이점 및 대역폭 특성 검토 • FSK 신호는 정보가 전송 신호의 순시 주파수에 실려 있으므로 일정한 인벨로프(진폭) 성향을 띠며, 이로 인해 채널 페이딩이나 진폭 왜곡(잡음)에 상대적으로 강한 면모를 보입니다. (②번 옳은 설명) • 정보 전송 시 전하 캐리어의 주파수를 교대로 바꾸어 보내므로, 단순 진폭 변조인 AM에 비해 전송 소요 대역폭이 비대하게 넓어집니다. (④번 옳은 설명) ■ 3단계: 오율(BER) 성능 평가 분석 및 오답 판별 • 동일한 에너지 대 잡음 비($E_b/N_0$) 조건하에서 신호 공간 다이어그램의 거리를 분석해 보면, PSK 계열이 FSK 계열에 비해 우월한 잡음 내성을 가집니다. • 따라서 동일하게 동기 복조 방식을 사용하더라도 **PSK의 비트오율(BER)이 FSK보다 항상 더 낮으며**, 성능이 훨씬 뛰어납니다. FSK의 비트오율이 더 낮다는 ③번의 주장은 완벽한 오류입니다. ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: PLL(Phase-Locked Loop) 기본 구성 및 주파수 동기화 원리 • PLL의 기본 루프 구성: - 기준 신호원(수정 발진기, $f_R$), 위상비교기(Phase Detector), 저역통과필터(LPF), 전압제어발진기(VCO, $f_o$), 그리고 주파수 분주기($1/N$)로 구성됩니다. • 위상 동기화(Lock) 상태: - 루프가 동기화되면 위상비교기로 입력되는 두 신호(기준 주파수 $f_R$과 분주기 출력 주파수 $\frac{f_o}{N}$)가 일치하게 됩니다: $$f_R = \frac{f_o}{N} \implies f_o = N f_R$$ - 따라서 출력 주파수 $f_o$는 기준 주파수 $f_R$의 $N$배로 체배되므로, 두 주파수가 동일하다는 ①번 설명은 옳지 않습니다. ■ 2단계: 각 블록별 기능 검증 (보기 ②, ③ 판별) • 주파수 분주기($1/N$ Divider): - 주파수 $f_o$를 $N$으로 나누어 낮은 주파수($\frac{f_o}{N}$)로 변환하여 출력합니다. 주파수를 $N f_o$로 높인다는 ②번 설명은 옳지 않습니다. • 위상비교기(Phase Comparator / Phase Detector): - 두 입력 신호 사이의 '위상차(Phase Error)'에 비례하는 오차 전압(또는 펄스)을 생성하여 출력합니다. 두 신호의 크기와 위상이 같을 때만 신호를 출력한다는 ③번 설명은 옳지 않습니다. ■ 3단계: VCO 동작 및 위상 잡음 특성 (보기 ④ 판별) • 전압제어발진기(VCO): - 위상비교기 출력의 고주파 성분을 제거한 LPF의 직류 제어 전압 크기에 따라 출력 발진주파수 $f_o$가 결정·제어됩니다. - 발진기의 위상잡음(Phase Noise)이 작을수록 시간 영역에서의 지터(Jitter)가 줄어들어 훨씬 안정적인 발진주파수를 얻을 수 있습니다. (④번 옳은 설명) ■ 최종 결과: • 옳은 설명은 ④번

■ 1단계: 제너 다이오드 도통(항복) 여부 판별 • 제너 다이오드가 개방되었다고 가정할 때 부하 저항 $R_L$ 양단에 걸리는 전압($V_L'$): $$V_L' = V_s \frac{R_L}{R_s + R_L} = 30\text{ V} \times \frac{500\text{ }\Omega}{200\text{ }\Omega + 500\text{ }\Omega} = 30 \times \frac{5}{7} \approx 21.43\text{ V}$$ • $V_L' (21.43\text{ V}) > V_Z (20\text{ V})$이므로 제너 다이오드는 항복 영역에서 정상 동작하며, 부하 양단 전압은 $V_Z = 20\text{ V}$로 일정하게 유지됩니다. ■ 2단계: 회로 내 각 전류 성분 계산 • 소스 공급 전류($I_s$): $$I_s = \frac{V_s - V_Z}{R_s} = \frac{30\text{ V} - 20\text{ V}}{200\text{ }\Omega} = \frac{10\text{ V}}{200\text{ }\Omega} = 0.05\text{ A} = 50\text{ mA}$$ • 부하 저항으로 흐르는 전류($I_L$): $$I_L = \frac{V_Z}{R_L} = \frac{20\text{ V}}{500\text{ }\Omega} = 0.04\text{ A} = 40\text{ mA}$$ ■ 3단계: 제너 다이오드에 흐르는 전류($I_Z$) 계산 • 노드에서의 KCL(키르히호프 전류 법칙): $$I_s = I_Z + I_L \implies I_Z = I_s - I_L$$ $$I_Z = 50\text{ mA} - 40\text{ mA} = 10\text{ mA}$$ ■ 최종 결과: • 제너 다이오드에 흐르는 전류 $I_Z$는 $10\text{ mA}$ (③번)

■ 1단계: MOSFET 단일 증폭기 기본 특성 비교 • 공통 소스(CS, Common Source) 증폭기: - 입력: 게이트($G$), 출력: 드레인($D$) - 입력 저항이 매우 크고($R_{in} \to \infty$), 큰 전압 이득을 얻을 수 있어 전압 증폭기로 가장 널리 사용됩니다. (①번 옳지 않음) • 공통 드레인(CD, Common Drain / 소스 팔로워) 증폭기: - 입력: 게이트($G$), 출력: 소스($S$) - 전압 이득이 $1$에 가깝고($A_v \approx 1$), 입력 저항이 매우 크며 출력 저항은 매우 작아 주로 '전압 버퍼(완충기)'로 사용됩니다. (②번 옳지 않음) • 공통 게이트(CG, Common Gate) 증폭기: - 입력: 소스($S$), 출력: 드레인($D$) - 입력 저항이 매우 작고($R_{in} \approx \frac{1}{g_m}$), 전압 이득이 큽니다. ■ 2단계: 소신호 입력 저항 비교 (보기 ③ 판별) • 공통 드레인(CD)은 게이트로 입력받으므로 입력 저항이 매우 큽니다 ($R_{in, \text{CD}} \to \infty$). • 공통 게이트(CG)는 소스로 입력받으므로 입력 저항이 매우 작습니다 ($R_{in, \text{CG}} \approx \frac{1}{g_m}$). • 따라서 동일한 바이어스 조건에서 공통 드레인 증폭기의 입력 저항이 공통 게이트 증폭기보다 큽니다. (③번 옳은 설명) ■ 3단계: 소신호 출력 저항 비교 (보기 ④ 판별) • 공통 소스(CS)의 출력 저항: $R_{out, \text{CS}} \approx r_o$ (상대적으로 큼) • 공통 드레인(CD)의 출력 저항: $R_{out, \text{CD}} \approx \frac{1}{g_m} \parallel r_o \approx \frac{1}{g_m}$ (상대적으로 매우 작음) • 따라서 공통 소스 증폭기의 출력 저항이 공통 드레인 증폭기보다 큽니다. (④번 옳지 않음) ■ 최종 결과: • 옳은 설명은 ③번

■ 1단계: 패킷 교환 방식의 비교 (데이터그램망 vs 가상회선망) • 데이터그램(Datagram) 망 (비연결형): - 연결 설정(Call Setup) 단계 없이 각 패킷이 독립적으로 라우팅됩니다. - 네트워크 혼잡도나 링크 상태에 따라 패킷마다 서로 다른 경로로 전송될 수 있으므로, 최종 목적지에 도착하는 순서가 송신 순서와 다를 수 있습니다. (①번 옳은 설명) - 네트워크 상태 변화를 동적으로 반영하여 경로를 유연하게 갱신하는 **동적 경로지정표(Dynamic Routing Table)**를 주로 사용합니다. (③번 옳지 않음) • 가상회선(Virtual Circuit) 망 (연결지향형): - 데이터 전송 전에 송수신 간에 논리적 연결(가상회선)을 먼저 수립합니다. - 모든 패킷이 동일하게 설정된 경로를 따라 순서대로 전달되므로 송신 순서와 도착 순서가 일치합니다. (②번 옳은 설명) - 전송 지연과 지터(Jitter)가 적어 실시간성이 중요한 인터넷 기반 음성 전화(VoIP) 및 멀티미디어 스트리밍 서비스에 더 적합합니다. (④번 옳은 설명) ■ 2단계: 오답 판별 • 데이터그램망의 교환기(라우터)는 망의 트래픽 변동, 노드 장애 등을 실시간 반영하여 최적 경로를 동적으로 선택하므로, '고정된 경로지정표를 사용한다'는 설명은 잘못되었습니다. ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 열폭주(Thermal Runaway)와 핀치오프(Pinch-off)의 개념 구분 (보기 ① 판별) • 열폭주(Thermal Runaway): - BJT의 온도가 상승하면 역방향 포화 전류(누설 전류)가 증가하고, 이로 인해 컬렉터 전류가 증가하여 소비 전력이 더 커지면서 소자가 파괴에 이르는 현상입니다. • 핀치오프(Pinch-off): - FET(JFET, MOSFET)에서 드레인-소스 전압($V_{DS}$)이 증가함에 따라 드레인 측 전도 채널의 공핍층이 확장되어 채널이 닫히는(포화 영역 진입) 현상입니다. - 따라서 BJT 접합부 온도 상승에 의한 파괴를 핀치오프라고 설명한 ①번은 옳지 않습니다. ■ 2단계: BJT 얼리 효과(Early Effect) 검증 (보기 ② 판별) • BJT에서 컬렉터-이미터 전압($V_{CE}$)이 증가하면 컬렉터-베이스 역바이어스가 강해져 베이스 영역 내부로 공핍층이 넓어집니다. • 이로 인해 실효 베이스 폭(Effective Base Width)이 좁아지는 '베이스 폭 변조(Base-width Modulation)'가 발생하고, 베이스 내부의 재결합이 줄어들어 컬렉터 전류($I_C$)가 증가합니다. (②번 옳은 설명) ■ 3단계: MOSFET 펀치스루(Punch-through) 현상 검증 (보기 ③, ④ 판별) • MOSFET에서 채널 길이가 짧은 단채널 소자의 드레인 전압($V_{DS}$)을 계속 증가시키면, 드레인 접합의 공핍 영역이 소스 접합의 공핍 영역과 맞닿게 됩니다. (③번 옳은 설명) • 펀치스루가 발생하면 게이트 전압에 의한 전류 제어 능력을 상실하고, 소스와 드레인 사이의 전위 장벽이 낮아져 드레인 전류가 급격히 증가합니다. (④번 옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ①번

■ 1단계: 포화 영역 MOSFET 드레인 전류($I_D$) 수식 확인 • 포화 영역(Saturation Region)에서 동작하는 N채널 증가형 MOSFET의 드레인 전류: $$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2$$ • 전자 이동도($\mu_n$), 산화층 정전용량($C_{ox}$), 문턱 전압($V_{th}$), 게이트-소스 전압($V_{GS}$)이 모두 일정하므로, 드레인 전류는 채널의 가로세로비(종횡비, $\frac{W}{L}$)에 비례합니다: $$I_D \propto \frac{W}{L}$$ ■ 2단계: 채널 치수 변화 적용 및 전류 계산 • 변경된 채널 길이와 폭: - 채널 길이: $L' = 0.5L$ - 채널 폭: $W' = 2W$ • 변경된 드레인 전류 $I_D'$: $$I_D' \propto \frac{W'}{L'} = \frac{2W}{0.5L} = 4 \left( \frac{W}{L} \right)$$ $$I_D' = 4 I_D$$ ■ 최종 결과: • 변경 후 드레인에 흐르는 전류는 $4 I_D$ (④번)

■ 1단계: D 플립플롭의 입력($D$) 논리식 유도 • 위쪽 AND 게이트의 입력은 $\overline{A_1}$과 플립플롭의 반전 출력 $\overline{Q}(t)$이므로 출력은 $\overline{A_1}\overline{Q}(t)$입니다. • 아래쪽 AND 게이트의 입력은 $A_2$와 플립플롭의 비반전 출력 $Q(t)$이므로 출력은 $A_2Q(t)$입니다. • 두 출력이 OR 게이트로 결합되어 D 플립플롭의 입력 $D$로 인가됩니다: $$D = \overline{A_1}\overline{Q}(t) + A_2Q(t)$$ ■ 2단계: 다음 상태 $Q(t+1)$ 특성 방정식 분석 • D 플립플롭의 특성 방정식은 $Q(t+1) = D$이므로: $$Q(t+1) = \overline{A_1}\overline{Q}(t) + A_2Q(t)$$ • 입력 조합($A_1, A_2$)에 따른 다음 상태: - $A_1 = 0, A_2 = 0$ 일 때: $$Q(t+1) = \overline{0} \cdot \overline{Q}(t) + 0 \cdot Q(t) = 1 \cdot \overline{Q}(t) + 0 = \overline{Q}(t)$$ - $A_1 = 0, A_2 = 1$ 일 때: $$Q(t+1) = \overline{0} \cdot \overline{Q}(t) + 1 \cdot Q(t) = \overline{Q}(t) + Q(t) = 1$$ - $A_1 = 1, A_2 = 0$ 일 때: $$Q(t+1) = \overline{1} \cdot \overline{Q}(t) + 0 \cdot Q(t) = 0 + 0 = 0$$ - $A_1 = 1, A_2 = 1$ 일 때: $$Q(t+1) = \overline{1} \cdot \overline{Q}(t) + 1 \cdot Q(t) = 0 + Q(t) = Q(t)$$ ■ 3단계: 진리표 정리 및 정답 판별 • 유도된 진리표: - $(A_1, A_2) = (0, 0) \implies Q(t+1) = \overline{Q}(t)$ - $(A_1, A_2) = (0, 1) \implies Q(t+1) = 1$ - $(A_1, A_2) = (1, 0) \implies Q(t+1) = 0$ - $(A_1, A_2) = (1, 1) \implies Q(t+1) = Q(t)$ ■ 최종 결과: • 올바른 진리표는 ①번

■ 1단계: 다이오드 $D_1, D_2$의 도통(ON) 상태 가정 • 다이오드를 이상적인 소자로 보고, 두 다이오드 $D_1, D_2$가 모두 도통(ON) 상태라고 가정합니다. • 이상적인 다이오드가 ON되면 전압 강하가 $0\text{ V}$인 단락(Short) 회로로 동작합니다: - $D_1$이 ON이므로 $D_1$의 캐소드가 접지($0\text{ V}$)에 연결되어 노드 전위는 $V_A = 0\text{ V}$가 됩니다. - $D_2$ 역시 ON이므로 $D_2$ 양단의 전위차는 $0\text{ V}$입니다. ■ 2단계: 각 분로별 전류 계산 • 좌측 $12\text{ V}$ 전원에서 노드 $V_A$로 유입되는 전류($I_1$): $$I_1 = \frac{12\text{ V} - V_A}{10\text{ k}\Omega} = \frac{12\text{ V} - 0\text{ V}}{10\text{ k}\Omega} = 1.2\text{ mA}$$ • 노드 $V_A$에서 우측 $-6\text{ V}$ 전원 방향으로 유출되는 전류($I_2$): $$I_2 = \frac{V_A - (-6\text{ V})}{10\text{ k}\Omega} = \frac{0\text{ V} - (-6\text{ V})}{10\text{ k}\Omega} = \frac{6\text{ V}}{10\text{ k}\Omega} = 0.6\text{ mA}$$ ■ 3단계: KCL 적용 및 다이오드 전류 $I$ 산출 • 노드 $V_A$에서의 키르히호프 전류 법칙(KCL): $$I_1 = I + I_2 \implies I = I_1 - I_2$$ $$I = 1.2\text{ mA} - 0.6\text{ mA} = 0.6\text{ mA}$$ • 구한 전류 $I = 0.6\text{ mA} > 0$ 및 $I_2 = 0.6\text{ mA} > 0$ 모두 다이오드의 순방향 전류 조건을 만족하므로, 두 다이오드가 모두 ON이라는 초기 가정은 타당합니다. ■ 최종 결과: • 다이오드 $D_1$에 흐르는 전류 $I$는 $0.6\text{ mA}$ (②번)

■ 1단계: BJT 전압전달특성(VTC) 곡선 영역 구분 • 차단 영역 (Cut-off Region, A 구간): - 입력 전압 $V_{in}$이 문턱 전압($V_{BE,on} \approx 0.7\text{ V}$)보다 낮아 트랜지스터가 꺼진(OFF) 상태입니다. - 컬렉터 전류 $I_C = 0$이므로 출력 전압은 전원 전압 $V_{out} = V_{CC}$로 유지됩니다. - 그래프에서 $V_{out}$의 최댓값이 $5\text{ V}$이므로 전원 전압 $V_{CC} = 5\text{ V}$입니다. (①번 옳은 설명) • 활성 영역 (Active Region, B~C 구간): - 베이스-이미터 접합은 순바이어스, 베이스-컬렉터 접합은 역바이어스되어 정상 증폭기로 동작하는 구간입니다. - 전압전달곡선의 접선 기울기($A_v = \frac{dV_{out}}{dV_{in}}$)가 곧 '소신호 전압 이득'을 의미합니다. - 기울기의 크기(절댓값)가 가장 가파른 C 지점에서 최대 전압 이득을 얻습니다. (②번 옳은 설명) • 포화 영역 (Saturation Region, D 구간): - 입력 전압이 충분히 커져 트랜지스터가 완전히 도통되어 $V_{CE,sat} \approx 0.2\text{ V}$로 일정해지는 영역입니다. ■ 2단계: 각 지점별 전압 이득 비교 (보기 ③ 판별) • B 지점은 활성 영역으로 진입하는 경계선이므로 접선의 기울기(전압 이득)가 존재합니다. • D 지점은 포화 영역으로 곡선의 기울기가 거의 $0$에 수렴합니다 ($A_v \approx 0$). • 따라서 B 지점이 D 지점보다 전압 이득(절댓값)이 더 큽니다. (③번 옳은 설명) ■ 3단계: D 지점의 동작 영역 판별 (보기 ④ 판별) • 곡선의 우측 하단에서 출력 전압이 최솟값으로 일정하게 유지되는 D 지점은 '차단 영역'이 아니라 '포화 영역(Saturation Region)'에 해당합니다. (④번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 1단 반전 가산 증폭기 중간 출력($v_A$) 해석 • 1단 연산증폭기는 가상 접지($V_- = 0\text{ V}$)가 형성되는 반전 가산기(Inverting Summing Amplifier)입니다: $$\frac{v_1 - 0}{R_1} + \frac{v_2 - 0}{R_2} + \frac{v_A - 0}{R_a} = 0$$ $$v_A = -R_a \left( \frac{v_1}{R_1} + \frac{v_2}{R_2} \right)$$ • 주어진 저항값($R_1 = 1\text{ k}\Omega$, $R_2 = 2\text{ k}\Omega$, $R_a = 4\text{ k}\Omega$)을 대입: $$v_A = -4\text{ k}\Omega \left( \frac{v_1}{1\text{ k}\Omega} + \frac{v_2}{2\text{ k}\Omega} \right) = -(4v_1 + 2v_2)$$ ■ 2단계: 2단 반전 가산 증폭기 최종 출력($v_o$) 해석 • 2단 연산증폭기 역시 반전 가산기 구조이며, 입력 신호는 $v_A$와 $v_3$입니다: $$\frac{v_A - 0}{R_b} + \frac{v_3 - 0}{R_3} + \frac{v_o - 0}{R_c} = 0$$ $$v_o = -R_c \left( \frac{v_A}{R_b} + \frac{v_3}{R_3} \right)$$ • 주어진 저항값($R_b = 5\text{ k}\Omega$, $R_3 = 2\text{ k}\Omega$, $R_c = 10\text{ k}\Omega$)을 대입: $$v_o = -10\text{ k}\Omega \left( \frac{v_A}{5\text{ k}\Omega} + \frac{v_3}{2\text{ k}\Omega} \right) = -(2v_A + 5v_3)$$ ■ 3단계: $v_A$ 대입 및 계수 $A, B, C$ 결정 • $v_o$ 수식에 1단계의 $v_A = -(4v_1 + 2v_2)$를 대입하여 전개: $$v_o = -2\big[-(4v_1 + 2v_2)\big] - 5v_3 = 8v_1 + 4v_2 - 5v_3$$ • 출력 전압 식 $v_o = Av_1 + Bv_2 + Cv_3$와 비교: $$A = 8, \quad B = 4, \quad C = -5$$ ■ 최종 결과: • 옳은 값은 $A = 8, B = 4, C = -5$ (④번)

■ 1단계: 부귀환 증폭기 폐루프 이득 관계식 수립 • 부귀환 증폭기의 폐루프 이득 $A_f$ 공식: $$A_f = \frac{A}{1 + \beta A}$$ • 초기 조건 ($A_f = 100$): $$\frac{A}{1 + \beta A} = 100 \quad \cdots \text{①}$$ • 개루프 이득이 100배($100A$)가 되었을 때의 폐루프 이득 조건 ($A_f' = 200$): $$\frac{100A}{1 + 100\beta A} = 200 \quad \cdots \text{②}$$ ■ 2단계: 연립방정식을 통한 루프 이득($\beta A$) 계산 • 식 ②를 식 ①로 나눕니다: $$\frac{200}{100} = \frac{\frac{100A}{1 + 100\beta A}}{\frac{A}{1 + \beta A}} = 100 \cdot \frac{1 + \beta A}{1 + 100\beta A}$$ $$2 = 100 \cdot \frac{1 + \beta A}{1 + 100\beta A} \implies 1 + \beta A = 0.02(1 + 100\beta A)$$ $$1 + \beta A = 0.02 + 2\beta A \implies \beta A = 1 - 0.02 = 0.98$$ ■ 3단계: 초기 개루프 이득($A$) 및 귀환율($\beta$) 도출 • $\beta A = 0.98$을 식 ①에 대입하여 $A$ 계산: $$\frac{A}{1 + 0.98} = 100 \implies A = 100 \times 1.98 = 198$$ • 귀환율 $\beta$ 산출: $$\beta = \frac{\beta A}{A} = \frac{0.98}{198} \approx 0.004949 \approx 0.005$$ ■ 최종 결과: • 귀환감쇠율 $\beta$에 가장 근접한 값은 $0.005$ (②번)