다음 JFET 증폭회로의 전압이득의 크기는? (단, 트랜지스터 자체의 출력저항 는 무시한다)
2019년 국가직 9급 전자공학개론 8번
2019년도 시행 • 8번 문항
💡 정답 및 상세 해설 확인하기
정답: 2번
■ 1단계: 교류 등가 부하 저항($r_L$) 계산
• 교류 소신호 해석 시 직류 전원($V_{DD}$)은 교류 접지(AC Ground)로 처리됩니다.
• 드레인 단자에 연결된 드레인 저항 $R_D = 4\text{ k}\Omega$와 부하 저항 $R_L = 16\text{ k}\Omega$은 교류적으로 병렬 연결됩니다:
$$r_L = R_D \parallel R_L = \frac{R_D R_L}{R_D + R_L} = \frac{4\text{ k}\Omega \times 16\text{ k}\Omega}{4\text{ k}\Omega + 16\text{ k}\Omega} = \frac{64}{20}\text{ k}\Omega = 3.2\text{ k}\Omega$$
■ 2단계: 공통 소스(CS) 증폭기의 소신호 전압 이득 계산
• 바이패스 커패시터($C_3$)에 의해 소스 단자가 교류 접지되므로 공통 소스 증폭기의 전압 이득 수식은 다음과 같습니다:
$$A_v = -g_m r_L = -g_m (R_D \parallel R_L)$$
• 주어진 전달 컨덕턴스($g_m = 5000\text{ }\mu\text{S} = 5\text{ mS}$) 대입:
$$A_v = -(5\text{ mS}) \times (3.2\text{ k}\Omega) = -16$$
■ 3단계: 전압 이득의 크기 산출
• 전압 이득의 크기(절댓값)는 다음과 같습니다:
$$|A_v| = |-16| = 16$$
■ 최종 결과:
• 전압 이득의 크기는 16 (②번)
• 교류 소신호 해석 시 직류 전원($V_{DD}$)은 교류 접지(AC Ground)로 처리됩니다.
• 드레인 단자에 연결된 드레인 저항 $R_D = 4\text{ k}\Omega$와 부하 저항 $R_L = 16\text{ k}\Omega$은 교류적으로 병렬 연결됩니다:
$$r_L = R_D \parallel R_L = \frac{R_D R_L}{R_D + R_L} = \frac{4\text{ k}\Omega \times 16\text{ k}\Omega}{4\text{ k}\Omega + 16\text{ k}\Omega} = \frac{64}{20}\text{ k}\Omega = 3.2\text{ k}\Omega$$
■ 2단계: 공통 소스(CS) 증폭기의 소신호 전압 이득 계산
• 바이패스 커패시터($C_3$)에 의해 소스 단자가 교류 접지되므로 공통 소스 증폭기의 전압 이득 수식은 다음과 같습니다:
$$A_v = -g_m r_L = -g_m (R_D \parallel R_L)$$
• 주어진 전달 컨덕턴스($g_m = 5000\text{ }\mu\text{S} = 5\text{ mS}$) 대입:
$$A_v = -(5\text{ mS}) \times (3.2\text{ k}\Omega) = -16$$
■ 3단계: 전압 이득의 크기 산출
• 전압 이득의 크기(절댓값)는 다음과 같습니다:
$$|A_v| = |-16| = 16$$
■ 최종 결과:
• 전압 이득의 크기는 16 (②번)