다음 디지털 논리게이트에 대한 설명으로 옳은 것은? (단, 이고, 입력과 출력은 논리적 ‘1’일 때 , ‘0’일 때 이다)
2019년 국가직 9급 전자공학개론 7번
2019년도 시행 • 7번 문항
💡 정답 및 상세 해설 확인하기
정답: 3번
■ 1단계: 풀다운(Pull-down) NMOS 병렬 회로 구조 분석
• 출력단($V_{out}$)과 접지 사이에 두 개의 NMOS 트랜지스터가 병렬로 연결되어 있고, 상단은 풀업 저항 $R$을 통해 전원 $V_{DD}$에 연결된 NMOS 로직 구조입니다.
■ 2단계: 입력 조합에 따른 출력 동작 분석
• 입력 $A$ 또는 $B$ 중 하나라도 '1'($+5\text{ V}$)인 경우:
- 해당하는 NMOS가 턴온(ON)되어 출력단이 접지로 단락되므로 출력 $V_{out} = 0\text{ V}$ ('0')가 됩니다.
• 입력 $A$와 $B$가 모두 '0'($0\text{ V}$)인 경우:
- 두 NMOS가 모두 차단(OFF)되어 접지와 분리되고, 풀업 저항을 통해 출력단 전위가 $V_{DD}$로 유지되므로 출력 $V_{out} = +5\text{ V}$ ('1')가 됩니다.
■ 3단계: 논리식 도출 및 보기 판별 (보기 ③ 판별)
• 진리표에 따른 출력 논리식:
$$V_{out} = \overline{A + B}$$
• 이는 두 입력 $A, B$가 모두 '0'일 때만 출력이 '1'이 되는 2입력 NOR 게이트의 동작 특성을 나타냅니다. (③번 옳은 설명)
■ 최종 결과:
• 옳은 설명은 ③번
• 출력단($V_{out}$)과 접지 사이에 두 개의 NMOS 트랜지스터가 병렬로 연결되어 있고, 상단은 풀업 저항 $R$을 통해 전원 $V_{DD}$에 연결된 NMOS 로직 구조입니다.
■ 2단계: 입력 조합에 따른 출력 동작 분석
• 입력 $A$ 또는 $B$ 중 하나라도 '1'($+5\text{ V}$)인 경우:
- 해당하는 NMOS가 턴온(ON)되어 출력단이 접지로 단락되므로 출력 $V_{out} = 0\text{ V}$ ('0')가 됩니다.
• 입력 $A$와 $B$가 모두 '0'($0\text{ V}$)인 경우:
- 두 NMOS가 모두 차단(OFF)되어 접지와 분리되고, 풀업 저항을 통해 출력단 전위가 $V_{DD}$로 유지되므로 출력 $V_{out} = +5\text{ V}$ ('1')가 됩니다.
■ 3단계: 논리식 도출 및 보기 판별 (보기 ③ 판별)
• 진리표에 따른 출력 논리식:
$$V_{out} = \overline{A + B}$$
• 이는 두 입력 $A, B$가 모두 '0'일 때만 출력이 '1'이 되는 2입력 NOR 게이트의 동작 특성을 나타냅니다. (③번 옳은 설명)
■ 최종 결과:
• 옳은 설명은 ③번