다음 CMOS 회로는 입력단자 A,B,C,D에 5V(로직레벨 H) 혹은 0V(로직레벨 L)의 전압이 인가되도록 구성하였다. 이 회로와 동일한 논리함수를 갖는 논리게이트는?
2012년 국가직 9급 전자공학개론 17번
2012년도 시행 • 17번 문항
💡 정답 및 상세 해설 확인하기
정답: 3번
■ 1단계: 풀다운(NMOS) 네트워크 논리식 분석
• 하단 NMOS 트랜지스터 연결 구조:
- $A$와 $B$가 직렬 연결: $AB$
- $C$와 $D$가 직렬 연결: $CD$
- 두 직렬 경로가 병렬 연결: $AB + CD$
■ 2단계: CMOS 출력 논리식 유도
• CMOS 출력은 풀다운 네트워크의 부정(NOT) 형태이므로:
$$F = \overline{AB + CD}$$
• 이는 $AB$와 $CD$의 논리합에 부정을 취한 것이므로, $A$와 $B$의 AND 결합 및 $C$와 $D$의 AND 결합을 다시 NOR 연산한 회로와 동일합니다.
■ 최종 결과:
• 회로와 동일한 논리함수를 갖는 것은 ③번
• 하단 NMOS 트랜지스터 연결 구조:
- $A$와 $B$가 직렬 연결: $AB$
- $C$와 $D$가 직렬 연결: $CD$
- 두 직렬 경로가 병렬 연결: $AB + CD$
■ 2단계: CMOS 출력 논리식 유도
• CMOS 출력은 풀다운 네트워크의 부정(NOT) 형태이므로:
$$F = \overline{AB + CD}$$
• 이는 $AB$와 $CD$의 논리합에 부정을 취한 것이므로, $A$와 $B$의 AND 결합 및 $C$와 $D$의 AND 결합을 다시 NOR 연산한 회로와 동일합니다.
■ 최종 결과:
• 회로와 동일한 논리함수를 갖는 것은 ③번