D-F/F을 사용한 다음 회로에서 IN에 의 논리값이 순차적으로 입력되면 OUT의 상태가 순차적으로 어떻게 변하는가? (단, OUT1, OUT2, OUT3, OUT4 노드들의 초기값은 모두 L이며, IN에 입력되는 논리 값 시간 간격은 CLK 신호 주기와 같다고 가정한다)
2012년 국가직 9급 전자공학개론 7번
2012년도 시행 • 7번 문항
💡 정답 및 상세 해설 확인하기
정답: 4번
■ 1단계: 시프트 레지스터 구조 및 출력 논리식 확인
• 4비트 시프트 레지스터의 상태 벡터: $(OUT_1, OUT_2, OUT_3, OUT_4)$
• 최종 출력 논리식:
$$OUT = OUT_1 \cdot \overline{OUT_2} \cdot \overline{OUT_3} \cdot OUT_4$$
• 출력이 High("H")가 되기 위한 유일한 조건:
$$(OUT_1, OUT_2, OUT_3, OUT_4) = (H, L, L, H)$$
■ 2단계: 클럭 입력에 따른 상태 전이
• 초기 상태: $(L, L, L, L)$
• 1st 클럭 (IN = H): $(H, L, L, L) \implies OUT = L$
• 2nd 클럭 (IN = H): $(H, H, L, L) \implies OUT = L$
• 3rd 클럭 (IN = L): $(L, H, H, L) \implies OUT = L$
• 4th 클럭 (IN = L): $(L, L, H, H) \implies OUT = L$
• 5th 클럭 (IN = H): $(H, L, L, H) \implies OUT = H$
• 6th 클럭 (IN = H): $(H, H, L, L) \implies OUT = L$
■ 최종 결과:
• 출력 시퀀스는 "L" $\to$ "L" $\to$ "L" $\to$ "L" $\to$ "H" $\to$ "L" (④번)
• 4비트 시프트 레지스터의 상태 벡터: $(OUT_1, OUT_2, OUT_3, OUT_4)$
• 최종 출력 논리식:
$$OUT = OUT_1 \cdot \overline{OUT_2} \cdot \overline{OUT_3} \cdot OUT_4$$
• 출력이 High("H")가 되기 위한 유일한 조건:
$$(OUT_1, OUT_2, OUT_3, OUT_4) = (H, L, L, H)$$
■ 2단계: 클럭 입력에 따른 상태 전이
• 초기 상태: $(L, L, L, L)$
• 1st 클럭 (IN = H): $(H, L, L, L) \implies OUT = L$
• 2nd 클럭 (IN = H): $(H, H, L, L) \implies OUT = L$
• 3rd 클럭 (IN = L): $(L, H, H, L) \implies OUT = L$
• 4th 클럭 (IN = L): $(L, L, H, H) \implies OUT = L$
• 5th 클럭 (IN = H): $(H, L, L, H) \implies OUT = H$
• 6th 클럭 (IN = H): $(H, H, L, L) \implies OUT = L$
■ 최종 결과:
• 출력 시퀀스는 "L" $\to$ "L" $\to$ "L" $\to$ "L" $\to$ "H" $\to$ "L" (④번)