다음 연산증폭기 회로에서 입력 일 때, 출력값 는?
2011년 지방직 9급 전자공학개론 11번
2011년도 시행 • 11번 문항
💡 정답 및 상세 해설 확인하기
정답: 1번
■ 1단계: 반전 단자 노드 KCL 방정식 수립
• 비반전 단자(+)가 접지($0\text{ V}$)되어 있으므로 가상 접지에 의해 반전 단자(-) 전위는 $V_- = 0\text{ V}$입니다.
• 입력 $V_I = 5\text{ V}$로부터 유입되는 전류 $I_1$:
$$I_1 = \frac{V_I - 0}{1\text{ k}\Omega} = \frac{5\text{ V}}{1\text{ k}\Omega} = 5\text{ mA}$$
• 첫 번째 피드백 노드 $V_A$의 전위:
$$V_A = 0 - (I_1 \times 1\text{ k}\Omega) = -5\text{ V}$$
■ 2단계: 노드 $V_A$에서 KCL 적용 및 출력 전압 $V_o$ 계산
• 노드 $V_A$에서 KCL 수립:
$$\frac{0 - V_A}{1\text{ k}\Omega} = \frac{V_A - 0}{1\text{ k}\Omega} + \frac{V_A - V_o}{1\text{ k}\Omega}$$
• $V_A = -5\text{ V}$ 대입:
$$5\text{ mA} = \frac{-5\text{ V}}{1\text{ k}\Omega} + \frac{-5\text{ V} - V_o}{1\text{ k}\Omega}$$
$$5 = -5 - 5 - V_o \implies V_o = -15\text{ V}$$
■ 최종 결과:
• 출력 전압 $V_o$는 -15 (①번)
• 비반전 단자(+)가 접지($0\text{ V}$)되어 있으므로 가상 접지에 의해 반전 단자(-) 전위는 $V_- = 0\text{ V}$입니다.
• 입력 $V_I = 5\text{ V}$로부터 유입되는 전류 $I_1$:
$$I_1 = \frac{V_I - 0}{1\text{ k}\Omega} = \frac{5\text{ V}}{1\text{ k}\Omega} = 5\text{ mA}$$
• 첫 번째 피드백 노드 $V_A$의 전위:
$$V_A = 0 - (I_1 \times 1\text{ k}\Omega) = -5\text{ V}$$
■ 2단계: 노드 $V_A$에서 KCL 적용 및 출력 전압 $V_o$ 계산
• 노드 $V_A$에서 KCL 수립:
$$\frac{0 - V_A}{1\text{ k}\Omega} = \frac{V_A - 0}{1\text{ k}\Omega} + \frac{V_A - V_o}{1\text{ k}\Omega}$$
• $V_A = -5\text{ V}$ 대입:
$$5\text{ mA} = \frac{-5\text{ V}}{1\text{ k}\Omega} + \frac{-5\text{ V} - V_o}{1\text{ k}\Omega}$$
$$5 = -5 - 5 - V_o \implies V_o = -15\text{ V}$$
■ 최종 결과:
• 출력 전압 $V_o$는 -15 (①번)