다음 논리게이트 회로의 진리표에서 입력 A, B에 대한 출력 F로 옳은 것은?
2025년 국가직 9급 전자공학개론 16번
2025년도 시행 • 16번 문항
💡 정답 및 상세 해설 확인하기
정답: 3번
■ 1단계: CMOS 논리게이트 회로 구조 및 논리식 판별
• 풀업 네트워크(PUN, 상단 PMOS): 두 PMOS가 직렬 연결되어 있어 $A = 0$ 이고 $B = 0$ 일 때만 도통되어 출력을 $V_{DD}(1)$로 연결합니다.
• 풀다운 네트워크(PDN, 하단 NMOS): 두 NMOS가 병렬 연결되어 있어 $A$ 또는 $B$ 중 하나라도 1이 되면 도통되어 출력을 접지(0)로 연결합니다.
• 따라서 이 회로는 전형적인 CMOS NOR 게이트 회로이며 출력식은 다음과 같습니다.
$F = \overline{A + B}$
■ 2단계: 입력 조합별 출력 $F$ 진리표 도출
• (가) $A = 0, B = 0$ 일 때:
$F = \overline{0 + 0} = \overline{0} = 1$
• (나) $A = 0, B = 1$ 일 때:
$F = \overline{0 + 1} = \overline{1} = 0$
• (다) $A = 1, B = 0$ 일 때:
$F = \overline{1 + 0} = \overline{1} = 0$
• (라) $A = 1, B = 1$ 일 때:
$F = \overline{1 + 1} = \overline{1} = 0$
■ 최종 결과:
• (가): 1, (나): 0, (다): 0, (라): 0 (③번)
• 풀업 네트워크(PUN, 상단 PMOS): 두 PMOS가 직렬 연결되어 있어 $A = 0$ 이고 $B = 0$ 일 때만 도통되어 출력을 $V_{DD}(1)$로 연결합니다.
• 풀다운 네트워크(PDN, 하단 NMOS): 두 NMOS가 병렬 연결되어 있어 $A$ 또는 $B$ 중 하나라도 1이 되면 도통되어 출력을 접지(0)로 연결합니다.
• 따라서 이 회로는 전형적인 CMOS NOR 게이트 회로이며 출력식은 다음과 같습니다.
$F = \overline{A + B}$
■ 2단계: 입력 조합별 출력 $F$ 진리표 도출
• (가) $A = 0, B = 0$ 일 때:
$F = \overline{0 + 0} = \overline{0} = 1$
• (나) $A = 0, B = 1$ 일 때:
$F = \overline{0 + 1} = \overline{1} = 0$
• (다) $A = 1, B = 0$ 일 때:
$F = \overline{1 + 0} = \overline{1} = 0$
• (라) $A = 1, B = 1$ 일 때:
$F = \overline{1 + 1} = \overline{1} = 0$
■ 최종 결과:
• (가): 1, (나): 0, (다): 0, (라): 0 (③번)