비동기 리셋을 가진 D 플립플롭을 이용한 회로에 아래와 같이 입력 신호 CK, Reset, X가 가해졌을 때 출력 Y는? (단, 플립플롭의 전달지연시간은 무시한다)
2020년 국가직 9급 전자공학개론 3번
2020년도 시행 • 3번 문항
💡 정답 및 상세 해설 확인하기
정답: 1번
■ 1단계: 비동기 리셋 D 플립플롭의 동작 규칙
• 비동기 리셋($\overline{\text{Reset}}$ 또는 $\text{Reset}$):
- 리셋이 활성화($\text{Reset} = 0$)된 구간에서는 클록(CK)과 무관하게 즉시 출력 $Y(Q) = 0$으로 클리어됩니다.
- 리셋이 비활성화($\text{Reset} = 1$)되면 통상적인 상승 에지(Rising Edge) 트리거 D 플립플롭으로 동작하여, 클록 상승 에지 시점의 입력 $X(D)$ 값을 출력 $Y$로 래치(Latch)합니다.
■ 2단계: 타이밍도 시점별 파형 분석
• $t_1 \sim t_4$ 구간: $\text{Reset} = 0$이므로 비동기 리셋에 의해 무조건 $Y = 0$입니다.
• $t_4 \sim t_5$ 구간: $\text{Reset} = 1$로 해제되지만, 클록 상승 에지가 발생하기 전이므로 이전 상태 $Y = 0$을 유지합니다.
• $t_5$ 시점 (클록 상승 에지): $\text{Reset} = 1$이고 입력 $X = 1$이므로 출력 $Y$는 $1$로 전이됩니다.
• $t_5 \sim t_9$ 구간: 다음 상승 에지 전까지 클록 하강 에지 및 $X$의 변화와 무관하게 $Y = 1$ 상태를 유지합니다.
• $t_9$ 시점 (클록 상승 에지): $\text{Reset} = 1$이고 입력 $X = 0$이므로 출력 $Y$는 $0$으로 전이됩니다.
• $t_9 \sim t_{12}$ 구간: 이후 클록 상승 에지($t_{10}$) 등에서 샘플링된 값에 의해 $Y = 0$을 계속 유지합니다.
■ 3단계: 출력 파형 종합
• 따라서 출력 신호 $Y$는 $t_5$에서 $t_9$ 구간 동안만 $1$이 됩니다.
■ 최종 결과:
• 올바른 출력 파형은 ①번
• 비동기 리셋($\overline{\text{Reset}}$ 또는 $\text{Reset}$):
- 리셋이 활성화($\text{Reset} = 0$)된 구간에서는 클록(CK)과 무관하게 즉시 출력 $Y(Q) = 0$으로 클리어됩니다.
- 리셋이 비활성화($\text{Reset} = 1$)되면 통상적인 상승 에지(Rising Edge) 트리거 D 플립플롭으로 동작하여, 클록 상승 에지 시점의 입력 $X(D)$ 값을 출력 $Y$로 래치(Latch)합니다.
■ 2단계: 타이밍도 시점별 파형 분석
• $t_1 \sim t_4$ 구간: $\text{Reset} = 0$이므로 비동기 리셋에 의해 무조건 $Y = 0$입니다.
• $t_4 \sim t_5$ 구간: $\text{Reset} = 1$로 해제되지만, 클록 상승 에지가 발생하기 전이므로 이전 상태 $Y = 0$을 유지합니다.
• $t_5$ 시점 (클록 상승 에지): $\text{Reset} = 1$이고 입력 $X = 1$이므로 출력 $Y$는 $1$로 전이됩니다.
• $t_5 \sim t_9$ 구간: 다음 상승 에지 전까지 클록 하강 에지 및 $X$의 변화와 무관하게 $Y = 1$ 상태를 유지합니다.
• $t_9$ 시점 (클록 상승 에지): $\text{Reset} = 1$이고 입력 $X = 0$이므로 출력 $Y$는 $0$으로 전이됩니다.
• $t_9 \sim t_{12}$ 구간: 이후 클록 상승 에지($t_{10}$) 등에서 샘플링된 값에 의해 $Y = 0$을 계속 유지합니다.
■ 3단계: 출력 파형 종합
• 따라서 출력 신호 $Y$는 $t_5$에서 $t_9$ 구간 동안만 $1$이 됩니다.
■ 최종 결과:
• 올바른 출력 파형은 ①번