정답: 2번■ 1단계: CMOS 풀다운 네트워크(PDN)를 통한 출력 논리식 유도
• NMOS 풀다운 네트워크의 도통 조건:
- NMOS $A$와 $B$가 병렬 연결되어 있고, 이 병렬 조합이 NMOS $C$와 직렬 연결되어 접지로 이어집니다
- 따라서 풀다운 도통 논리식은 $(A + B) \cdot C$입니다
• CMOS 출력 $Y$는 풀다운 논리식의 전체 부정이므로 다음과 같습니다
$$Y = \overline{(A + B) \cdot C}$$
■ 2단계: 입력 조건별 출력값 $Y_1, Y_2$ 계산
• $Y_1$ 계산 ($A = 1, B = 1, C = 0$):
$$Y_1 = \overline{(1 + 1) \cdot 0} = \overline{1 \cdot 0} = \bar{0} = 1$$
• $Y_2$ 계산 ($A = 0, B = 1, C = 1$):
$$Y_2 = \overline{(0 + 1) \cdot 1} = \overline{1 \cdot 1} = \bar{1} = 0$$
■ 최종 결과:
• $Y_1 = 1, \quad Y_2 = 0$ (②번)