다음 DTL(Diode-Transistor Logic)로 설계된 디지털 회로는 어떤 논리 게이트인가? (단, 입력 X,Y의 논리레벨 1은 , 논리레벨 0은 0V이다)
2017년 국가직 9급 전자공학개론 5번
2017년도 시행 • 5번 문항
💡 정답 및 상세 해설 확인하기
정답: 3번
■ 1단계: DTL 회로의 기본 동작 구조
• DTL(Diode-Transistor Logic) 회로는 입력단 다이오드들과 출력단 BJT로 구성됩니다.
• 입력 $X, Y$의 전압 레벨: 논리 1은 $5\text{ V}$, 논리 0은 $0\text{ V}$(접지)
■ 2단계: 입력 조합에 따른 회로 동작 분석
• 입력 $X$ 또는 $Y$ 중 하나라도 0($0\text{ V}$)인 경우:
- 해당 입력 다이오드가 도통(ON)되어 노드 전위가 약 $0.7\text{ V}$로 클램핑됩니다.
- 베이스 다이오드와 BJT를 직렬로 켜기 위한 임계 전압(약 $1.4\text{ V}$)에 미치지 못하므로 BJT는 차단(OFF)됩니다.
- 따라서 출력 $Z$는 풀업 저항 $R_2$를 통해 $V_{CC}$($5\text{ V}$, 논리 1)가 됩니다.
• 모든 입력 $X, Y$가 1($5\text{ V}$)인 경우:
- 입력 다이오드들이 모두 역방향 바이어스로 차단(OFF)됩니다.
- 전류가 $R_1$을 통해 베이스로 공급되어 BJT가 포화(ON)됩니다.
- 따라서 출력 $Z$는 접지 전위($V_{CE(\text{sat})} \approx 0.2\text{ V}$, 논리 0)가 됩니다.
■ 3단계: 논리 게이트 판정
• 입력이 모두 1일 때만 출력이 0이 되고, 그 외의 경우에는 출력이 1이 되므로 NAND 게이트의 동작과 일치합니다.
■ 최종 결과:
• 논리 게이트의 종류는 NAND (③번)
• DTL(Diode-Transistor Logic) 회로는 입력단 다이오드들과 출력단 BJT로 구성됩니다.
• 입력 $X, Y$의 전압 레벨: 논리 1은 $5\text{ V}$, 논리 0은 $0\text{ V}$(접지)
■ 2단계: 입력 조합에 따른 회로 동작 분석
• 입력 $X$ 또는 $Y$ 중 하나라도 0($0\text{ V}$)인 경우:
- 해당 입력 다이오드가 도통(ON)되어 노드 전위가 약 $0.7\text{ V}$로 클램핑됩니다.
- 베이스 다이오드와 BJT를 직렬로 켜기 위한 임계 전압(약 $1.4\text{ V}$)에 미치지 못하므로 BJT는 차단(OFF)됩니다.
- 따라서 출력 $Z$는 풀업 저항 $R_2$를 통해 $V_{CC}$($5\text{ V}$, 논리 1)가 됩니다.
• 모든 입력 $X, Y$가 1($5\text{ V}$)인 경우:
- 입력 다이오드들이 모두 역방향 바이어스로 차단(OFF)됩니다.
- 전류가 $R_1$을 통해 베이스로 공급되어 BJT가 포화(ON)됩니다.
- 따라서 출력 $Z$는 접지 전위($V_{CE(\text{sat})} \approx 0.2\text{ V}$, 논리 0)가 됩니다.
■ 3단계: 논리 게이트 판정
• 입력이 모두 1일 때만 출력이 0이 되고, 그 외의 경우에는 출력이 1이 되므로 NAND 게이트의 동작과 일치합니다.
■ 최종 결과:
• 논리 게이트의 종류는 NAND (③번)