2017년 국가직 9급 전자공학개론 3번

2017년도 시행 • 3번 문항

다음 회로에서 입력전압 V1,V2V_1, V_2와 출력전압 VoV_o 사이의 관계식은? (단, op-amp는 이상적이다)

2017년 국가직 9급 전자공학개론 3번 OP-Amp 증폭 회로도
💡 정답 및 상세 해설 확인하기
정답: 1번
■ 1단계: 가상 단락(Virtual Short) 조건 적용
• 이상적인 연산증폭기의 특성에 따라 반전 단자와 비반전 단자의 전위가 같습니다:
$$V_- = V_+ = V_1$$

■ 2단계: 반전 입력 노드에서 키르히호프 전류 법칙(KCL) 적용
• 연산증폭기 내부로 유입되는 전류는 $0\text{ A}$이므로 노드 $V_-$에서 KCL을 적용합니다:
$$\frac{V_- - V_2}{R} + \frac{V_- - V_o}{2R} = 0$$

■ 3단계: 출력 전압($V_o$) 관계식 유도
• 양변에 $2R$을 곱하여 정리:
$$2(V_- - V_2) + (V_- - V_o) = 0$$
$$3V_- - 2V_2 - V_o = 0 \implies V_o = 3V_- - 2V_2$$
• $V_- = V_1$을 대입:
$$V_o = 3V_1 - 2V_2$$

■ 최종 결과:
• 관계식은 $V_o = 3 V_1 - 2 V_2$ (①번)