다음 연산증폭기 회로에서 전압이득 는? (단, 연산증폭기는 이상적이다)
2024년 지방직 9급 전자공학개론 3번
2024년도 시행 • 3번 문항
💡 정답 및 상세 해설 확인하기
정답: 3번
■ 1단계: 중간 노드 전압($V_{o1}$)과 최종 출력($V_o$)의 관계 유도
• 1단 연산증폭기 출력 $V_{o1}$이 두 개의 $3\text{ k}\Omega$ 저항에 의해 전압 분배되어 출력 $V_o$가 되므로:
$$V_o = V_{o1} \times \frac{3\text{ k}\Omega}{3\text{ k}\Omega + 3\text{ k}\Omega} = \frac{1}{2}V_{o1} \implies V_{o1} = 2V_o$$
■ 2단계: 1단 연산증폭기 반전 노드에서 KCL 적용
• 가상 단락에 의해 반전 단자 전압은 $V_- = V_+ = V_i$입니다.
• 반전 노드 KCL 적용:
$$\frac{V_i}{1\text{ k}\Omega} + \frac{V_i - V_{o1}}{5\text{ k}\Omega} = 0$$
$$5V_i + (V_i - V_{o1}) = 0 \implies V_{o1} = 6V_i$$
■ 3단계: 전체 회로 전압 이득 계산
• $V_{o1} = 2V_o$ 대입:
$$2V_o = 6V_i \implies \frac{V_o}{V_i} = 3$$
■ 최종 결과:
• 전압이득 $\frac{V_o}{V_i}$는 3 (③번)
• 1단 연산증폭기 출력 $V_{o1}$이 두 개의 $3\text{ k}\Omega$ 저항에 의해 전압 분배되어 출력 $V_o$가 되므로:
$$V_o = V_{o1} \times \frac{3\text{ k}\Omega}{3\text{ k}\Omega + 3\text{ k}\Omega} = \frac{1}{2}V_{o1} \implies V_{o1} = 2V_o$$
■ 2단계: 1단 연산증폭기 반전 노드에서 KCL 적용
• 가상 단락에 의해 반전 단자 전압은 $V_- = V_+ = V_i$입니다.
• 반전 노드 KCL 적용:
$$\frac{V_i}{1\text{ k}\Omega} + \frac{V_i - V_{o1}}{5\text{ k}\Omega} = 0$$
$$5V_i + (V_i - V_{o1}) = 0 \implies V_{o1} = 6V_i$$
■ 3단계: 전체 회로 전압 이득 계산
• $V_{o1} = 2V_o$ 대입:
$$2V_o = 6V_i \implies \frac{V_o}{V_i} = 3$$
■ 최종 결과:
• 전압이득 $\frac{V_o}{V_i}$는 3 (③번)