그림과 같은 회로에서 전압 의 값은? (단, 연산증폭기 특성은 이상적임)
2019년 지방직 9급 전자공학개론 15번
2019년도 시행 • 15번 문항
💡 정답 및 상세 해설 확인하기
정답: 2번
■ 1단계: 비반전 단자 전위($V_+$) 해석
• 이상적인 연산증폭기의 입력 임피던스는 무한대이므로 베이스 측 비반전 입력 단자로 흘러 들어가는 전류는 0입니다.
• 따라서 $30\text{ [V]}$ 소스 전위는 우측 $200\text{ }\Omega$과 접지 방향의 $100\text{ }\Omega$ 저항에 의해서만 전압 분배가 발생합니다:
$$V_+ = 30\text{ [V]} \times \frac{100\text{ }\Omega}{200\text{ }\Omega + 100\text{ }\Omega} = 30 \times \frac{1}{3} = 10\text{ [V]}$$
■ 2단계: 가상 단락(Virtual Short) 평형 적용 및 반전 노드 KCL 전개
• 연산증폭기가 가상 단락 평형 상태이므로 두 입력단의 전위는 강제로 일치합니다:
$$V_- = V_+ = 10\text{ [V]}$$
• 이 반전 노드 $V_-$에 유입 및 유출되는 키르히호프 마디 방정식을 수립합니다:
$$\frac{V_- - 5}{100} + \frac{V_- - V_o}{200} = 0$$
• $V_- = 10\text{ [V]}$을 대입하여 전체 연산합니다:
$$\frac{10 - 5}{100} + \frac{10 - V_o}{200} = 0$$
$$\frac{5}{100} + \frac{10 - V_o}{200} = 0 \implies 0.05 + \frac{10 - V_o}{200} = 0$$
• 양변에 200을 곱하여 식을 전개합니다:
$$10 + 10 - V_o = 0 \implies V_o = 20\text{ [V]}$$
■ 최종 결과:
• 연산증폭기 회로의 출력 전압 $V_o$는 $20\text{ [V]}$ 입니다. (②번)
• 이상적인 연산증폭기의 입력 임피던스는 무한대이므로 베이스 측 비반전 입력 단자로 흘러 들어가는 전류는 0입니다.
• 따라서 $30\text{ [V]}$ 소스 전위는 우측 $200\text{ }\Omega$과 접지 방향의 $100\text{ }\Omega$ 저항에 의해서만 전압 분배가 발생합니다:
$$V_+ = 30\text{ [V]} \times \frac{100\text{ }\Omega}{200\text{ }\Omega + 100\text{ }\Omega} = 30 \times \frac{1}{3} = 10\text{ [V]}$$
■ 2단계: 가상 단락(Virtual Short) 평형 적용 및 반전 노드 KCL 전개
• 연산증폭기가 가상 단락 평형 상태이므로 두 입력단의 전위는 강제로 일치합니다:
$$V_- = V_+ = 10\text{ [V]}$$
• 이 반전 노드 $V_-$에 유입 및 유출되는 키르히호프 마디 방정식을 수립합니다:
$$\frac{V_- - 5}{100} + \frac{V_- - V_o}{200} = 0$$
• $V_- = 10\text{ [V]}$을 대입하여 전체 연산합니다:
$$\frac{10 - 5}{100} + \frac{10 - V_o}{200} = 0$$
$$\frac{5}{100} + \frac{10 - V_o}{200} = 0 \implies 0.05 + \frac{10 - V_o}{200} = 0$$
• 양변에 200을 곱하여 식을 전개합니다:
$$10 + 10 - V_o = 0 \implies V_o = 20\text{ [V]}$$
■ 최종 결과:
• 연산증폭기 회로의 출력 전압 $V_o$는 $20\text{ [V]}$ 입니다. (②번)