다음 레벨 시프터 회로에서 연산증폭기가 이상적이라고 가정할 때, 출력전압 은? (단, 비반전 단자에는 기준 전압 가 연결되어 있고, 반전 입력 저항은 , 피드백 저항은 이다.)
2010년 지방직 9급 전자공학개론 8번
2010년도 시행 • 8번 문항
💡 정답 및 상세 해설 확인하기
정답: 3번
■ 1단계: 가상 단락(Virtual Short)에 따른 노드 전압 해석
• 이상적인 연산증폭기의 가상 단락에 의해 비반전 단자와 반전 단자 전위가 같습니다.
$$V^- = V^+ = V_{ref}$$
■ 2단계: 반전 단자 KCL 방정식 수립
• 반전 단자에서 입력 전류와 피드백 전류의 합은 0입니다.
$$\frac{V_{ref} - V_{in}}{R_S} + \frac{V_{ref} - V_{out}}{R_F} = 0$$
■ 3단계: 출력 전압 $V_{out}$ 수식 전개
• 수식을 $V_{out}$에 대해 정리합니다:
$$\frac{V_{out}}{R_F} = \frac{V_{ref}}{R_S} + \frac{V_{ref}}{R_F} - \frac{V_{in}}{R_S}$$
$$V_{out} = R_F \left( \frac{V_{ref}}{R_S} + \frac{V_{ref}}{R_F} - \frac{V_{in}}{R_S} \right)$$
$$V_{out} = -\frac{R_F}{R_S} V_{in} + \left( 1 + \frac{R_F}{R_S} \right) V_{ref}$$
■ 최종 결과:
• 출력 전압 식은 $-\frac{R_F}{R_S} V_{in} + (1 + \frac{R_F}{R_S}) V_{ref}$ (③번)
• 이상적인 연산증폭기의 가상 단락에 의해 비반전 단자와 반전 단자 전위가 같습니다.
$$V^- = V^+ = V_{ref}$$
■ 2단계: 반전 단자 KCL 방정식 수립
• 반전 단자에서 입력 전류와 피드백 전류의 합은 0입니다.
$$\frac{V_{ref} - V_{in}}{R_S} + \frac{V_{ref} - V_{out}}{R_F} = 0$$
■ 3단계: 출력 전압 $V_{out}$ 수식 전개
• 수식을 $V_{out}$에 대해 정리합니다:
$$\frac{V_{out}}{R_F} = \frac{V_{ref}}{R_S} + \frac{V_{ref}}{R_F} - \frac{V_{in}}{R_S}$$
$$V_{out} = R_F \left( \frac{V_{ref}}{R_S} + \frac{V_{ref}}{R_F} - \frac{V_{in}}{R_S} \right)$$
$$V_{out} = -\frac{R_F}{R_S} V_{in} + \left( 1 + \frac{R_F}{R_S} \right) V_{ref}$$
■ 최종 결과:
• 출력 전압 식은 $-\frac{R_F}{R_S} V_{in} + (1 + \frac{R_F}{R_S}) V_{ref}$ (③번)