실리콘 PN접합에 대한 설명 중 옳지 않은 것은?
2009년 지방직 9급 전자공학개론 14번
2009년도 시행 • 14번 문항
💡 정답 및 상세 해설 확인하기
정답: 3번
■ 1단계: PN 접합 내장 전위(Built-in Potential) 공식 분석 (보기 ③ 판별)
• 전위 장벽 수식:
$$V_0 = V_T \ln\left(\frac{N_A N_D}{n_i^2}\right)$$
• 도핑 농도 $N_A, N_D$가 증가할수록 내장 전위 장벽 $V_0$는 증가합니다.
• 따라서 불순물 농도가 증가할수록 전위장벽이 낮아진다는 설명은 옳지 않습니다.
■ 2단계: 기타 보기 검토
• ①번: 공간전하층에 형성된 내부 전계가 캐리어의 확산 이동을 방해하는 전위 장벽으로 작용합니다.
• ②번: 역방향 전압이 항복 전압에 도달하면 애벌런치 또는 제너 항복으로 전류가 급증합니다.
• ④번: 공핍 영역에 고정된 이온 전하층이 전하 축적 효과를 나타내어 공핍층 커패시턴스를 형성합니다.
■ 최종 결과:
• 옳지 않은 설명은 ③번
• 전위 장벽 수식:
$$V_0 = V_T \ln\left(\frac{N_A N_D}{n_i^2}\right)$$
• 도핑 농도 $N_A, N_D$가 증가할수록 내장 전위 장벽 $V_0$는 증가합니다.
• 따라서 불순물 농도가 증가할수록 전위장벽이 낮아진다는 설명은 옳지 않습니다.
■ 2단계: 기타 보기 검토
• ①번: 공간전하층에 형성된 내부 전계가 캐리어의 확산 이동을 방해하는 전위 장벽으로 작용합니다.
• ②번: 역방향 전압이 항복 전압에 도달하면 애벌런치 또는 제너 항복으로 전류가 급증합니다.
• ④번: 공핍 영역에 고정된 이온 전하층이 전하 축적 효과를 나타내어 공핍층 커패시턴스를 형성합니다.
■ 최종 결과:
• 옳지 않은 설명은 ③번