그림과 같은 4단자망 회로에서 어드미턴스 파라미터의 입력 단락시 출력 어드미턴스 는?
2009년 지방직 9급 전자공학개론 8번
2009년도 시행 • 8번 문항
💡 정답 및 상세 해설 확인하기
정답: 3번
■ 1단계: $y_{22}$ 파라미터 정의 수립
• 2포트 어드미턴스 파라미터에서 $y_{22}$의 정의:
$$y_{22} = \left. \frac{I_2}{V_2} \right|_{V_1 = 0}$$
■ 2단계: 입력 단락($V_1 = 0$) 시 회로 해석
• $V_1 = 0$이 되면 $Y_a$ 양단이 단락되어 제거되고, $Y_b$의 상단 노드가 기준 접지(0V)에 연결됩니다.
• 출력 포트 $V_2$에서 바라본 전체 병렬 어드미턴스는 $Y_b$와 $Y_c$의 병렬 합이 됩니다:
$$I_2 = (Y_b + Y_c)V_2 \implies y_{22} = Y_b + Y_c$$
■ 최종 결과:
• $y_{22}$는 $Y_b + Y_c$ (③번)
• 2포트 어드미턴스 파라미터에서 $y_{22}$의 정의:
$$y_{22} = \left. \frac{I_2}{V_2} \right|_{V_1 = 0}$$
■ 2단계: 입력 단락($V_1 = 0$) 시 회로 해석
• $V_1 = 0$이 되면 $Y_a$ 양단이 단락되어 제거되고, $Y_b$의 상단 노드가 기준 접지(0V)에 연결됩니다.
• 출력 포트 $V_2$에서 바라본 전체 병렬 어드미턴스는 $Y_b$와 $Y_c$의 병렬 합이 됩니다:
$$I_2 = (Y_b + Y_c)V_2 \implies y_{22} = Y_b + Y_c$$
■ 최종 결과:
• $y_{22}$는 $Y_b + Y_c$ (③번)