다음 4비트 시프트 레지스터 회로에서 입력 신호 Clock, Input이 인가되었을 때, 구간()에서 출력 는? (단, 출력 는 0으로 초기화되어 있고, 게이트에서 전파지연은 없다고 가정한다)
2025년 국가직 9급 전자공학개론 18번
2025년도 시행 • 18번 문항
💡 정답 및 상세 해설 확인하기
정답: 3번
■ 1단계: 4비트 시프트 레지스터 동작 원리
• 클록의 상승 에지마다 이전 단의 출력이 다음 단으로 1비트씩 우측 시프트(이동)하는 직렬 입력 - 병렬 출력(SIPO) 시프트 레지스터입니다.
• 비트 이동 관계:
$Q_0(\text{next}) \leftarrow \text{Input}$
$Q_1(\text{next}) \leftarrow Q_0$
$Q_2(\text{next}) \leftarrow Q_1$
$Q_3(\text{next}) \leftarrow Q_2$
• 초기 상태: $Q_0 Q_1 Q_2 Q_3 = 0000$
■ 2단계: 클록 에지($t_1 \sim t_5$)별 출력 상태 추적
• $t_1$ 에지 ($\text{Input} = 1$): $Q_0 Q_1 Q_2 Q_3 = 1000$
• $t_2$ 에지 ($\text{Input} = 1$): $Q_0 Q_1 Q_2 Q_3 = 1100$
• $t_3$ 에지 ($\text{Input} = 0$): $Q_0 Q_1 Q_2 Q_3 = 0110$
• $t_4$ 에지 ($\text{Input} = 1$): $Q_0 Q_1 Q_2 Q_3 = 1011$
• $t_5$ 에지 ($\text{Input} = 0$): $Q_0 Q_1 Q_2 Q_3 = 0101$
■ 3단계: 구간($t_4 \sim t_5$)의 출력 결정
• $t_4$ 상승 에지에서 천이된 후 $t_5$ 에지가 들어오기 전까지의 출력 상태는 $t_4$ 시점의 출력인 $1011$을 그대로 유지합니다.
■ 최종 결과:
• $Q_0 Q_1 Q_2 Q_3 = 1011$ (③번)
• 클록의 상승 에지마다 이전 단의 출력이 다음 단으로 1비트씩 우측 시프트(이동)하는 직렬 입력 - 병렬 출력(SIPO) 시프트 레지스터입니다.
• 비트 이동 관계:
$Q_0(\text{next}) \leftarrow \text{Input}$
$Q_1(\text{next}) \leftarrow Q_0$
$Q_2(\text{next}) \leftarrow Q_1$
$Q_3(\text{next}) \leftarrow Q_2$
• 초기 상태: $Q_0 Q_1 Q_2 Q_3 = 0000$
■ 2단계: 클록 에지($t_1 \sim t_5$)별 출력 상태 추적
• $t_1$ 에지 ($\text{Input} = 1$): $Q_0 Q_1 Q_2 Q_3 = 1000$
• $t_2$ 에지 ($\text{Input} = 1$): $Q_0 Q_1 Q_2 Q_3 = 1100$
• $t_3$ 에지 ($\text{Input} = 0$): $Q_0 Q_1 Q_2 Q_3 = 0110$
• $t_4$ 에지 ($\text{Input} = 1$): $Q_0 Q_1 Q_2 Q_3 = 1011$
• $t_5$ 에지 ($\text{Input} = 0$): $Q_0 Q_1 Q_2 Q_3 = 0101$
■ 3단계: 구간($t_4 \sim t_5$)의 출력 결정
• $t_4$ 상승 에지에서 천이된 후 $t_5$ 에지가 들어오기 전까지의 출력 상태는 $t_4$ 시점의 출력인 $1011$을 그대로 유지합니다.
■ 최종 결과:
• $Q_0 Q_1 Q_2 Q_3 = 1011$ (③번)