2023년 전자공학개론 (국가직)

■ 1단계: 표현해야 할 총 상태(State)의 수 파악 • $0$에서 $7$까지의 십진수를 계수(Counting)하기 위해서는 총 $8$개의 서로 다른 상태($0, 1, 2, 3, 4, 5, 6, 7$)가 필요합니다. • 표현해야 할 상태의 총 개수 $N = 8$ ■ 2단계: 필요한 플립플롭의 최소 개수($n$) 계산 • 플립플롭 1개당 1비트($2$가지 상태)를 저장할 수 있으므로, $n$개의 플립플롭으로 표현 가능한 최대 상태 수는 $2^n$개입니다. • 상태 수 $N = 8$을 표현하기 위한 부등식: $2^n \ge N \quad \rightarrow \quad 2^n \ge 8$ • 부등식을 만족하는 최소 정수 $n$: $2^3 = 8 \quad \rightarrow \quad n = 3$ • 따라서 필요한 플립플롭의 최소 개수는 $3$개입니다. ■ 최종 결과: • 필요한 최소 개수는 $3$개 (②번)

■ 1단계: ②번 보기 회로 분석 (오답 판정) • 두 개의 NPN 트랜지스터가 병렬로 연결되어 있고, 공통 풀업 저항($R_C$)을 통해 컬렉터 단자에서 출력 $F$를 취하는 구조입니다. • 입력 $A$ 또는 $B$ 중 하나라도 High(1)이면 해당 트랜지스터가 ON되어 출력 단자가 접지(GND)와 연결되므로 출력 $F$는 Low(0)가 됩니다. • 입력 $A$와 $B$가 모두 Low(0)일 때만 두 트랜지스터가 모두 OFF되어 풀업 저항에 의해 출력 $F$는 High(1)가 됩니다. • 진리표에 따른 논리식: $F = \overline{A + B}$ (NOR 게이트) • 따라서 ②번 회로는 NOR 게이트로 동작하므로 "OR게이트"로 표기한 것은 옳지 않습니다. ■ 2단계: 나머지 보기 회로 검증 • ①번 (NOR 게이트): 입력 다이오드가 순방향으로 병렬 배치된 RTL/DTL 형태입니다. 입력 중 하나라도 High(1)이면 다이오드가 도통하여 BJT가 ON되고 출력 $F$는 Low(0)가 됩니다. 둘 다 Low(0)일 때 BJT가 OFF되어 $F$는 High(1)가 되므로 NOR 게이트가 맞습니다. • ③번 (AND 게이트): 두 NPN 트랜지스터가 직렬로 연결되어 에미터 저항에서 출력을 취하는 구조입니다. $A$와 $B$가 모두 High(1)일 때만 두 소자가 동시에 ON되어 전원 전압이 출력단으로 전달($F = 1$)되므로 AND 게이트가 맞습니다. • ④번 (NAND 게이트): 입력 다이오드가 반대 방향(캐소드가 입력단)으로 병렬 연결된 전형적인 DTL 구조입니다. 입력 중 하나라도 Low(0)이면 다이오드가 도통하여 BJT 베이스 전류를 접지로 빼앗아 BJT가 OFF되므로 출력 $F$는 High(1)가 됩니다. 두 입력이 모두 High(1)일 때만 다이오드가 차단되어 BJT가 ON되고 $F = 0$이 되므로 NAND 게이트가 맞습니다. ■ 최종 결과: • 표현이 옳지 않은 것은 ②번

■ 1단계: 진리표에서 출력이 1인 최소항(Minterm) 추출 • 진리표에서 출력 $F = 1$인 입력 조건 $(A, B, C)$: - $m_2\ (0, 1, 0) \rightarrow \overline{A}B\overline{C}$ - $m_4\ (1, 0, 0) \rightarrow A\overline{B}\overline{C}$ - $m_6\ (1, 1, 0) \rightarrow AB\overline{C}$ - $m_7\ (1, 1, 1) \rightarrow ABC$ • 곱들의 합(SOP) 논리식: $F = \sum m(2, 4, 6, 7) = \overline{A}B\overline{C} + A\overline{B}\overline{C} + AB\overline{C} + ABC$ ■ 2단계: 불 대수(Boolean Algebra) 및 카르노 맵을 통한 식 간소화 • 공통 인수를 활용하여 항을 묶어 전개: $F = (AB\overline{C} + ABC) + (A\overline{B}\overline{C} + AB\overline{C}) + (\overline{A}B\overline{C} + AB\overline{C})$ • 각 항 간소화: - $AB(\overline{C} + C) = AB$ - $A\overline{C}(\overline{B} + B) = A\overline{C}$ - $B\overline{C}(\overline{A} + A) = B\overline{C}$ • 최종 결합 식: $F = AB + B\overline{C} + A\overline{C}$ ■ 최종 결과: • $F = AB + B\overline{C} + A\overline{C}$ (①번)

■ 1단계: 반도체 불순물(도펀트)의 종류 분류 • 3족 원소 (Acceptor, P형 불순물): 최외각 전자가 3개인 B(붕소), Al(알루미늄), Ga(갈륨), In(인듐) 등으로, Si 결정에 주입 시 정공(Hole)을 형성합니다. • 5족 원소 (Donor, N형 불순물): 최외각 전자가 5개인 P(인), As(비소), Sb(안티모니) 등으로, Si 결정에 주입 시 자유전자를 형성합니다. ■ 2단계: 보기별 정오 판별 • ①번 (옳은 설명): P형 반도체는 3족 원소 도핑을 통해 생성된 정공이 다수 캐리어, 전자가 소수 캐리어가 됩니다. • ②번 (옳은 설명): 진성반도체는 열에 의해 전자-정공 쌍(EHP)이 일대일로 생성되므로 전도대의 전자 농도($n_i$)와 가전자대의 정공 농도($p_i$)가 서로 같습니다 ($n_i = p_i$). • ③번 (오답 분석 / 옳지 않은 것): As(비소)는 5족 원소로 전자(다수 캐리어)를 제공하는 N형 불순물(도너)입니다. 따라서 P형 불순물로 사용된다는 설명은 옳지 않습니다. • ④번 (옳은 설명): N형 반도체에서 도너 불순물 농도가 증가하면 전도대의 전자 농도가 증가하므로, 페르미 준위($E_F$)는 에너지 밴드갭 내에서 전도대($E_c$) 쪽으로 더 가깝게 이동합니다. ■ 최종 결과: • 옳지 않은 것은 ③번

■ 1단계: 소스 저항($R_S$)을 포함한 공통 소스(CS) 증폭기의 소신호 교류 해석 • 소스 단자에 바이패스 커패시터가 없어 소스 저항 $R_S = 1\text{ k}\Omega$가 소신호 교류 등가회로에 그대로 잔존하는 공통 소스 증폭기 회로입니다. • 드레인-소스 저항 $r_d = 10\text{ k}\Omega$와 드레인 부하 저항 $R_D = 20\text{ k}\Omega$의 병렬 등가 저항: $R_{out} = R_D \parallel r_d = 20\text{ k}\Omega \parallel 10\text{ k}\Omega = \frac{20 \times 10}{20 + 10}\text{ k}\Omega \approx 6.67\text{ k}\Omega$ ■ 2단계: 전압이득($A_v$) 계산 • 소스 저항이 바이패스되지 않은 공통 소스 증폭기의 전압이득 근사 공식: $A_v = \frac{-g_m R_{out}}{1 + g_m R_S}$ • 주어진 파라미터($g_m = 1\text{ mA/V} = 1\text{ mS},\ R_S = 1\text{ k}\Omega$) 대입: $A_v = \frac{-1\text{ mS} \times 6.67\text{ k}\Omega}{1 + (1\text{ mS} \times 1\text{ k}\Omega)} = \frac{-6.67}{1 + 1} \approx -3.34$ • 보기 중 계산된 전압이득($\approx -3.34$)에 가장 가까운 값은 $-5$입니다. ■ 최종 결과: • 가장 가까운 값은 $-5$ (②번)

■ 1단계: 가상 단락 및 전압 분배를 통한 출력 전압($V_o$) 계산 • 연산증폭기의 비반전 단자(+)는 제너 다이오드에 의해 기준 전압으로 고정됩니다. $V_+ = V_Z = 4\text{ V}$ • 이상적인 연산증폭기의 가상 단락(Virtual Short)에 의해 반전 단자 전압($V_-$) 역시 동일합니다. $V_- = V_+ = 4\text{ V}$ • 반전 단자 전압은 출력 전압 $V_o$가 저항 $R_2$와 $R_3$에 의해 분배된 값이므로: $V_- = V_o \times \frac{R_3}{R_2 + R_3}$ $4\text{ V} = V_o \times \frac{10\text{ k}\Omega}{15\text{ k}\Omega + 10\text{ k}\Omega} = V_o \times \frac{10}{25}$ $V_o = 4 \times \frac{25}{10} = 10\text{ V}$ ■ 2단계: 트랜지스터 $Q_1$의 전력 소모($P_{Q1}$) 계산 • $Q_1$의 컬렉터-에미터 전압 강하($V_{CE1}$): $V_{CE1} = V_i - V_o = 15\text{ V} - 10\text{ V} = 5\text{ V}$ • $R_2 + R_3 \gg R_L$ 조건에 의해 피드백 경로 전류를 무시할 수 있으므로, $Q_1$을 통과하는 전류는 부하 전류와 같습니다. $I_{C1} \approx I_L = 200\text{ mA} = 0.2\text{ A}$ • 트랜지스터 $Q_1$에서 소모되는 전력: $P_{Q1} = V_{CE1} \times I_{C1} = 5\text{ V} \times 0.2\text{ A} = 1.0\text{ W}$ ■ 최종 결과: • $P_{Q1} = 1.0\text{ W}$ (③번)

■ 1단계: CMOS 인버터 전압전달특성(VTC)의 c점(천이 영역 중앙) 전압 조건 • CMOS 인버터의 대칭 천이 영역 중심인 c점에서는 입력 전압과 출력 전압이 대칭 평형을 이룹니다. $V_{in} = \frac{1}{2}V_{DD}, \quad V_{out} = \frac{1}{2}V_{DD}$ ■ 2단계: c점에서 PMOS 및 NMOS의 동작 모드 판별 • NMOS 트랜지스터: - 게이트-소스 전압: $V_{GSn} = V_{in} = \frac{1}{2}V_{DD} > V_{Th}$ (도통 상태) - 드레인-소스 전압: $V_{DSn} = V_{out} = \frac{1}{2}V_{DD}$ - 포화 영역 판정 조건: $V_{DSn} \ge V_{GSn} - V_{Th}$ - $\frac{1}{2}V_{DD} \ge \frac{1}{2}V_{DD} - V_{Th}$ 조건을 만족하므로 NMOS는 '포화영역'에서 동작합니다. • PMOS 트랜지스터: - 소스-게이트 전압: $V_{SGp} = V_{DD} - V_{in} = \frac{1}{2}V_{DD} > |V_{Tp}|$ (도통 상태) - 소스-드레인 전압: $V_{SDp} = V_{DD} - V_{out} = \frac{1}{2}V_{DD}$ - 포화 영역 판정 조건: $V_{SDp} \ge V_{SGp} - |V_{Tp}|$ - $\frac{1}{2}V_{DD} \ge \frac{1}{2}V_{DD} - |V_{Tp}|$ 조건을 만족하므로 PMOS 역시 '포화영역'에서 동작합니다. ■ 최종 결과: • PMOS / NMOS: 포화영역 / 포화영역 (②번)

■ 1단계: 마디 전압과 제어 전압($V_1$)의 관계식 설정 • 회로 상단 노드의 전압을 $V_A$, 하단 접지 노드를 $0\text{ V}$로 정의합니다. • 중앙 가지는 두 개의 $2\ \Omega$ 저항이 직렬 연결되어 있으므로 전체 저항은 $4\ \Omega$입니다. • $V_1$은 상단 $2\ \Omega$ 저항 양단에 걸리는 전압이므로 전압 분배에 의해 다음이 성립합니다: $V_1 = V_A \times \frac{2\ \Omega}{2\ \Omega + 2\ \Omega} = \frac{V_A}{2} \quad \rightarrow \quad V_A = 2V_1$ ■ 2단계: 상단 노드에서의 KCL(키르히호프 전류 법칙) 적용 • 상단 노드 $V_A$에서 유입 전류와 유출 전류의 합을 계산합니다: $0.2\text{ A} + \frac{V_1}{4} = \frac{V_A}{4}$ • $V_A = 2V_1$을 대입하여 전압 $V_1$과 마디 전압 $V_A$를 계산합니다: $0.2 + \frac{V_1}{4} = \frac{2V_1}{4}$ $0.2 = \frac{V_1}{4} \quad \rightarrow \quad V_1 = 0.8\text{ V}$ $V_A = 2V_1 = 2 \times 0.8\text{ V} = 1.6\text{ V}$ ■ 3단계: 독립 전류원($0.2\text{ A}$)의 공급 전력 계산 • 독립 전류원 양단에 걸리는 전압은 상단 마디 전압 $V_A = 1.6\text{ V}$입니다. • 공급되는 전력 공식: $P = V_A \times I = 1.6\text{ V} \times 0.2\text{ A} = 0.32\text{ W}$ ■ 최종 결과: • 공급 전력은 $0.32\text{ W}$ (②번)

■ 1단계: 주요 반도체 소자별 동작 원리 검토 • JFET(접합 전계효과 트랜지스터): 한 종류의 다수 캐리어(n채널은 전자, p채널은 정공)에 의해서만 전류가 흐르는 단극성(Unipolar) 소자입니다. 게이트-소스 간 역방향 바이어스 전압으로 채널의 공핍 영역 폭을 조절하여 드레인 전류를 제어합니다. • BJT(쌍극성 접합 트랜지스터): 전자와 정공 두 종류의 캐리어가 모두 전류 전도에 기여하는 쌍극성(Bipolar) 소자이며, 활성(Active) 모드에서는 E-B 접합이 순방향, C-B 접합이 역방향으로 바이어스됩니다. • 포토 다이오드(Photodiode): 역방향 바이어스 상태에서 빛(광자)이 입사할 때 공핍 영역에서 생성되는 전자-정공 쌍(EHP)에 의한 광전류를 이용하여 빛을 검출합니다. ■ 2단계: 보기별 정오 판별 • ①번 (오답 분석 / 옳지 않은 것): 자유전자와 정공이 함께 도전현상에 기여하는 것은 쌍극성 소자인 BJT의 특징입니다. JFET는 단극성 소자이므로 다수 캐리어 한 가지만 전도에 참여하므로 ①번 설명은 옳지 않습니다. • ②번 (옳은 설명): 포토 다이오드는 역방향 바이어스 인가 시 공핍층에 생성되는 광전류를 측정하여 빛을 검출합니다. • ③번 (옳은 설명): JFET는 게이트-소스 간 역방향 전압의 크기로 공핍층 두께를 제어하여 드레인 전류를 조절하는 전압 제어 소자입니다. • ④번 (옳은 설명): BJT가 증폭 작용을 하는 활성 모드(Active Mode)에서는 이미터-베이스 접합에 순방향 바이어스, 컬렉터-베이스 접합에 역방향 바이어스가 인가되어야 합니다. ■ 최종 결과: • 옳지 않은 것은 ①번

■ 1단계: 마디전압법(KCL)을 이용한 노드 전압($V_x$) 계산 • 중심 노드의 전압을 $V_x$, 하단 기준 노드를 $0\text{ V}$로 설정합니다. • 중심 노드에서 유출되는 전류의 총합에 대한 KCL 식: $\frac{V_x - 10}{4} + \frac{V_x}{1} - 5 = 0$ • 양변에 $4$를 곱하여 정리: $(V_x - 10) + 4V_x - 20 = 0$ $5V_x = 30 \quad \rightarrow \quad V_x = 6\text{ V}$ ■ 2단계: 대상 전류($I_x$) 계산 • $1\ \Omega$ 저항에 흐르는 전류 $I_x$: $I_x = \frac{V_x}{1\ \Omega} = \frac{6\text{ V}}{1\ \Omega} = 6\text{ A}$ ■ 최종 결과: • $I_x = 6\text{ A}$ (①번)

■ 1단계: 가상 접지(Virtual Ground) 및 반전 가산기 수식 설정 • 비반전 입력 단자(+)가 접지($0\text{ V}$)되어 있으므로 이상적인 연산증폭기의 가상 단락에 의해 반전 입력 단자(-)의 전위 역시 접지 전위가 됩니다. $V_- = 0\text{ V}$ • 이상적인 연산증폭기의 입력 임피던스는 무한대이므로 반전 단자 내부로 전류가 유입되지 않습니다. ■ 2단계: 반전 입력 노드에서의 KCL 적용 및 출력 전압($V_o$) 계산 • 반전 입력 노드로 유입되는 전류와 피드백 저항으로 유출되는 전류의 합: $\frac{1\text{ V} - 0\text{ V}}{1\text{ k}\Omega} + \frac{2\text{ V} - 0\text{ V}}{2\text{ k}\Omega} + \frac{4\text{ V} - 0\text{ V}}{2\text{ k}\Omega} + \frac{V_o - 0\text{ V}}{10\text{ k}\Omega} = 0$ • 전류 항 정리 ($\text{mA}$ 단위): $1 + 1 + 2 + \frac{V_o}{10} = 0$ $4 + \frac{V_o}{10} = 0 \quad \rightarrow \quad V_o = -40\text{ V}$ ■ 최종 결과: • $V_o = -40\text{ V}$ (④번)

■ 1단계: 나이퀴스트 표본화 정리를 이용한 최소 표본화 주파수($f_s$) 계산 • 원래 신호의 손실 없이 원신호를 복원하기 위한 최소 표본화 주파수(나이퀴스트율)는 신호의 최대 주파수($f_{\max}$)의 2배입니다. $f_s = 2 \times f_{\max} = 2 \times 12\text{ kHz} = 24\text{ kHz}$ • 즉, 초당 24,000개의 샘플(표본)을 추출합니다. ■ 2단계: PCM 전송률(초당 전송 비트수, Bit Rate) 계산 • 각 표본(Sample)당 16비트로 양자화 및 부호화하므로, 초당 전송 비트수($R$)는 표본화 주파수와 양자화 비트 수의 곱으로 계산됩니다. $R = f_s \times n$ $R = 24\text{ kHz} \times 16\text{ bits} = 384\text{ kbps}$ ■ 최종 결과: • 초당 전송 비트수는 $384\text{ kbps}$ (③번)

■ 1단계: 하틀리 발진기(Hartley Oscillator)의 탱크 회로 등가 인덕턴스 도출 • 주어진 회로는 두 인덕터 $L_1, L_2$와 하나의 커패시터 $C$로 LC 공진 탱크 회로를 구성하는 하틀리 발진기입니다. • 두 인덕터 사이의 상호 인덕턴스($M$)를 무시하므로, 발진 루프의 총 등가 인덕턴스($L_{eq}$)는 두 인덕턴스의 직렬 합입니다: $L_{eq} = L_1 + L_2$ ■ 2단계: 공진 조건에 따른 발진 주파수($f$) 계산 • LC 공진 회로의 공진 각주파수($\omega_0$) 및 공진 주파수($f$) 공식: $\omega_0 = \frac{1}{\sqrt{L_{eq} C}}$ $f = \frac{\omega_0}{2\pi} = \frac{1}{2\pi \sqrt{L_{eq} C}}$ • $L_{eq} = L_1 + L_2$를 대입하여 정리: $f = \frac{1}{2\pi \sqrt{(L_1 + L_2)C}}$ ■ 최종 결과: • 발진 주파수는 $\frac{1}{2\pi \sqrt{(L_1 + L_2)C}}$ (①번)

■ 1단계: 표준 이더넷 프레임(IEEE 802.3 / Ethernet II)의 구성 필드 • 프리앰블 / SFD: 송수신 동기화를 위한 비트열 • 목적지 주소(Destination MAC Address): 수신측 물리 주소(6바이트) (②번 포함) • 송신자 주소(Source MAC Address): 송신측 물리 주소(6바이트) (③번 포함) • 길이 또는 형태(Length/Type): 페이로드 크기 또는 상위 계층 프로토콜 식별(2바이트) (①번 포함) • 데이터(Data / Payload): 상위 계층 패킷 데이터(46 ~ 1,500바이트) • FCS(Frame Check Sequence): 에러 검출용 CRC-32 필드(4바이트) ■ 2단계: 패킷 번호(Packet Number)의 역할 및 계층 검토 • 패킷 번호(Sequence Number)는 데이터의 순서 제어 및 손실 검출을 위해 OSI 4계층인 전송 계층(TCP 헤더 등)에서 관리하는 정보입니다. • 2계층 데이터 링크 계층의 이더넷 프레임 헤더에는 패킷 번호 필드가 존재하지 않습니다. ■ 최종 결과: • 이더넷 프레임에 포함되지 않는 필드는 패킷 번호 (④번)

■ 1단계: 미분기 출력 파형 형태 및 주기 판별 • 주어진 회로는 연산증폭기 기반의 반전 미분기 회로이며, 출력 전압 관계식은 다음과 같습니다: $V_o(t) = -RC \frac{dV_i(t)}{dt}$ • 입력 $V_i$가 일정한 기울기를 가지며 상승·하강을 반복하는 삼각파이므로, 시간 변화율($\frac{dV_i}{dt}$)은 구간별로 일정한 양과 음의 상수가 됩니다. • 따라서 출력 파형은 High/Low 레벨이 교번하는 '구형파'가 됩니다. • 출력 신호의 기본 주기는 입력 삼각파의 주기와 동일하므로 $T = 10\ \mu\text{s}$입니다. ■ 2단계: 피크-투-피크 출력 전압($V_{p-p}$) 계산 • 입력 삼각파의 상승 구간($0 \sim 5\ \mu\text{s}$, 반주기 동안 $-5\text{ V} \rightarrow +5\text{ V}$): $\frac{dV_i}{dt} = \frac{5\text{ V} - (-5\text{ V})}{5\ \mu\text{s}} = \frac{10\text{ V}}{5 \times 10^{-6}\text{ s}} = 2 \times 10^6\text{ V/s}$ • 상승 구간에서의 출력 전압 ($R = 2\text{ k}\Omega,\ C = 0.001\ \mu\text{F}$): $V_{o,low} = -(2 \times 10^3\ \Omega) \times (0.001 \times 10^{-6}\text{ F}) \times (2 \times 10^6\text{ V/s}) = -4\text{ V}$ • 하강 구간($5 \sim 10\ \mu\text{s}$, 기울기 $-2 \times 10^6\text{ V/s}$)에서의 출력 전압: $V_{o,high} = -(2 \times 10^3\ \Omega) \times (0.001 \times 10^{-6}\text{ F}) \times (-2 \times 10^6\text{ V/s}) = +4\text{ V}$ • 출력의 피크-투-피크 전압: $V_{p-p} = V_{o,high} - V_{o,low} = 4\text{ V} - (-4\text{ V}) = 8\text{ V}$ ■ 최종 결과: • 주기: $10\ [\mu\text{s}]$, $V_{p-p}$: $8\ [\text{V}]$, 파형: 구형파 (④번)

■ 1단계: 열평형 상태 PN 접합의 공간전하 및 전계 분포 • 공간전하밀도 $\rho(x)$: p영역 측 공핍층에는 음이온($-qN_a$)이, n영역 측 공핍층에는 양이온($+qN_d$)이 형성됩니다. (①번 옳음) • 전계 $\mathcal{E}(x)$: 양의 공간전하(n영역)에서 음의 공간전하(p영역) 방향, 즉 $-x$ 방향으로 내부 전계가 형성되므로 $\mathcal{E}(x)$는 음(-)의 값을 가지며 접합면($x=0$)에서 최댓값을 갖는 삼각형 분포가 됩니다. (②번 옳음) ■ 2단계: 전위 $\phi(x)$ 및 에너지 대역도 $E(x)$ 판별 • 전위 $\phi(x)$: 전계와 전위의 관계는 $\mathcal{E}(x) = -\frac{d\phi(x)}{dx}$입니다. n영역이 p영역보다 내장 전위 $V_{bi}$만큼 더 높은 전위를 가져야 하므로, $\phi(x)$ 곡선은 p측($x < 0$)에서 낮고 n측($x > 0$)에서 높은 우상향 형태여야 합니다. 제시된 ③번 그래프는 p측이 높고 n측이 낮은 형태로 전위 분포가 반대로 표기되어 옳지 않습니다. • 에너지 대역도 $E(x)$: 전자 에너지 $E = -q\phi$이므로 전위 곡선과 상하 반전된 형태가 되어 p측이 높고 n측이 낮은 에너지 준위를 갖게 됩니다. (④번 옳음) ■ 최종 결과: • 옳지 않은 것은 ③번

■ 1단계: 반전 슈미트 트리거 회로의 기준 전압($v_+$) 정의 • 입력 $v_i$가 반전 입력 단자(-)에 인가되고, 출력 $v_o$가 저항 $R_1, R_2$를 통해 비반전 단자(+)로 피드백되는 반전형 슈미트 트리거 회로입니다. • 비반전 단자 전압 $v_+$는 출력 전압 $v_o$의 저항 분배 전위입니다: $v_+ = v_o \times \frac{R_1}{R_1 + R_2}$ ■ 2단계: 출력 천이 조건 및 임계전압 도출 • 현재 출력이 포화 전압 $V_H$ 상태일 때: 비반전 단자 전위는 $v_+ = \frac{R_1}{R_1 + R_2} V_H$가 됩니다. • 입력 전압 $v_i$가 점차 증가하여 기준 전위($v_+$)보다 커지는 순간, 반전 증폭 특성에 의해 출력이 $V_H$에서 $V_L$로 급격히 천이합니다. • 따라서 상한 임계전압(상승 시 천이 기준) $V_{TH}$는 다음과 같습니다: $V_{TH} = \frac{R_1}{R_1 + R_2} V_H$ ■ 최종 결과: • 임계전압 $V_{TH} = \frac{R_1}{R_1 + R_2} V_H$ (③번)

■ 1단계: 1단 비반전 증폭기의 출력 전압($V_{o1}$) 계산 • 첫 번째 연산증폭기는 입력 전압 $V_i$가 비반전 단자(+)에 연결된 비반전 증폭기 구조입니다. • 저항 $R_1, R_2$에 의한 1단 전압 이득($A_{v1}$) 및 중간 출력 전압($V_{o1}$): $A_{v1} = 1 + \frac{R_2}{R_1} = \frac{R_1 + R_2}{R_1}$ $V_{o1} = \left(\frac{R_1 + R_2}{R_1}\right)V_i$ ■ 2단계: 2단 반전 증폭기 연계 및 전체 전압 이득 계산 • 두 번째 연산증폭기는 비반전 단자(+)가 접지되어 있고, 1단 출력 $V_{o1}$이 저항 $R_3$를 통해 반전 단자(-)로 입력되는 반전 증폭기 구조입니다. • 저항 $R_3, R_4$에 의한 2단 전압 이득($A_{v2}$) 및 최종 출력 전압($V_o$): $A_{v2} = -\frac{R_4}{R_3}$ $V_o = -\frac{R_4}{R_3} V_{o1}$ • $V_{o1}$ 식을 대입하여 전체 전압 이득($A_v$) 도출: $V_o = -\frac{R_4}{R_3} \left(\frac{R_1 + R_2}{R_1}\right)V_i = -\frac{(R_1 + R_2)R_4}{R_1 R_3} V_i$ $A_v = \frac{V_o}{V_i} = -\frac{(R_1 + R_2)R_4}{R_1 R_3}$ ■ 최종 결과: • 전압 이득은 $-\frac{(R_1 + R_2)R_4}{R_1 R_3}$ (④번)

■ 1단계: 가상 단락(Virtual Short)에 의한 반전 입력 단자 전위 결정 • 이상적인 연산증폭기의 입력 임피던스는 무한대이므로 단자로 유입되는 전류는 $0\text{ A}$입니다. • 비반전 입력 단자(+) 측 $150\ \Omega$ 저항에 전류가 흐르지 않아 전압 강하가 발생하지 않으므로, 비반전 단자 전위는 직류 전압원의 전압과 같습니다: $V_+ = 13\text{ V}$ • 이상적인 OP-Amp의 가상 단락(Virtual Short) 특성에 의해 반전 입력 단자(-)의 전위 역시 동일합니다: $V_- = V_+ = 13\text{ V}$ ■ 2단계: 피드백 루프 해석 및 출력 전압($V_o$) 계산 • 반전 입력 단자(-)로 유입되는 전류 역시 $0\text{ A}$이므로, 피드백 경로에 있는 $30\text{ k}\Omega$ 저항 양단에 전압 강하가 발생하지 않습니다 ($V_R = 0\text{ V}$). • 출력 노드($V_o$)와 반전 입력 노드($V_-$) 사이의 직렬 전압원($7\text{ V}$) 극성에 따른 KVL 적용: $V_- = V_o + 7\text{ V}$ • $V_- = 13\text{ V}$를 대입하여 $V_o$ 도출: $13\text{ V} = V_o + 7\text{ V} \quad \rightarrow \quad V_o = 6\text{ V}$ ■ 최종 결과: • 출력 전압은 $6\text{ V}$ (①번)

■ 1단계: 제너 다이오드(Zener Diode)의 기본 동작 특성 • 제너 다이오드는 역방향 항복(Breakdown) 영역에서 양단 전압이 거의 일정하게 유지되는 특성을 이용하는 대표적인 정전압 소자입니다. • 입력 전압 $V_S$가 제너 항복 전압 $V_Z$보다 크면 역방향 항복 영역에서 동작하여 다이오드 양단 전압을 $V_Z$로 일정하게 유지(클램핑)합니다. ■ 2단계: 회로에서의 역할 분석 • 부하 저항 $R_L$이 제너 다이오드와 병렬로 연결되어 있으므로, 부하 저항 양단에 걸리는 출력 전압은 제너 전압과 동일하게 유지됩니다 ($V_L = V_Z$). • 따라서 입력 전압 변동이나 부하 변동이 발생하더라도 부하 저항 $R_L$에 걸리는 전압을 일정하게 유지시켜 주는 정전압 조절(Voltage Regulation) 역할을 합니다. ■ 3단계: 보기별 정오 판별 • ①번 (옳은 설명): 부하저항 $R_L$에 걸리는 전압을 $V_Z$로 일정하게 유지합니다. • ②번 (오답): 부하저항 $R_L$의 저항값 자체는 물리적 부하 소자의 고유값으로 다이오드가 바꾸지 못합니다. • ③번 (오답): 순방향 전압 인가 시 빛을 발하는 것은 발광 다이오드(LED)의 특성입니다. • ④번 (오답): 회로를 발진시키는 소자는 터널 다이오드, 발진 회로 구성 소자 등입니다. ■ 최종 결과: • 옳은 설명은 ①번