2022년 전자공학개론 (국가직)

■ 1단계: 주요 디지털 변조(Digital Modulation) 방식 분류 • ASK (진폭편이변조, Amplitude Shift Keying): 디지털 신호에 따라 반송파의 '진폭'만을 변화시키는 방식입니다. • FSK (주파수편이변조, Frequency Shift Keying): 디지털 신호에 따라 반송파의 '주파수'만을 변화시키는 방식입니다. • PSK (위상편이변조, Phase Shift Keying): 디지털 신호에 따라 반송파의 '위상'만을 변화시키는 방식입니다. • QAM (직교진폭변조, Quadrature Amplitude Modulation): 서로 $90^\circ$의 위상차(직교성)를 갖는 두 반송파의 '진폭과 위상을 동시에' 변화시켜 심볼당 전송 비트 수를 늘리는 고효율 변조 방식입니다. ■ 2단계: 보기별 정오 판별 • ①번 (PSK): 위상만 변화시킵니다. • ②번 (FSK): 주파수만 변화시킵니다. • ③번 (ASK): 진폭만 변화시킵니다. • ④번 (QAM): 진폭과 위상을 동시에 결합하여 변화시키므로 옳은 설명입니다. ■ 최종 결과: • 반송파의 진폭과 위상을 동시에 변화시키는 변조 방식은 QAM (④번)

■ 1단계: PN 접합 형성 과정 및 공핍 영역(공간전하 영역) 메커니즘 • 캐리어 확산 및 재결합: 접합 초기 N영역의 다수 캐리어인 자유전자가 P영역으로 확산하고, P영역의 정공과 결합하여 소멸합니다. • 고정 이온(공간전하) 형성: - N영역 접합 부근: 전자를 잃어 움직일 수 없는 양이온(도너 이온, $N_d^+$)이 남아 '양전하 층'을 형성합니다. - P영역 접합 부근: 전자를 얻어 움직일 수 없는 음이온(억셉터 이온, $N_a^-$)이 남아 '음전하 층'을 형성합니다. • 공핍층 및 내부 전위: 자유 캐리어가 고갈된 영역을 공핍 영역(Depletion Region)이라 하며, 고정 이온층에 의해 형성된 내부 전계로 인해 전위 장벽(Built-in Potential Barrier)이 생깁니다. ■ 2단계: 보기별 정오 판별 • ①번 (옳은 설명): 캐리어 확산과 재결합으로 인해 접합 부근에 캐리어가 고갈된 공핍영역이 형성됩니다. • ②번 (옳은 설명): 공핍층 양단의 고정 이온층에 의한 내부 전계로 전위차가 발생하며, 이를 전위장벽이라 부릅니다. • ③번 (오답 분석 / 옳지 않은 것): N영역 접합 부근에는 양전하 층($N_d^+$)이, P영역 접합 부근에는 음전하 층($N_a^-$)이 형성되므로 극성 설명이 반대로 되어 옳지 않습니다. • ④번 (옳은 설명): 접합 순간 N영역의 자유전자가 P영역으로 확산하여 접합 부근 정공과 재결합합니다. ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: MOSFET 동작 영역 판별 및 드레인 전류 비례 관계 확인 • 주어진 전압 조건: - 게이트-소스 전압: $V_{GS} = 2\text{ V}$ - 드레인-소스 전압: $V_{DS} = V_D = 5\text{ V}$ - 문턱전압: $V_{th} = 1\text{ V}$ • $V_{DS} \ge V_{GS} - V_{th}\ (5\text{ V} \ge 2\text{ V} - 1\text{ V} = 1\text{ V})$이므로 모든 MOSFET은 포화 영역(Saturation Region)에서 동작합니다. • 포화 영역에서의 드레인 전류 공식: $I_D = \frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)(V_{GS} - V_{th})^2$ • 모든 트랜지스터의 공정 파라미터($\mu_n C_{ox}$), $V_{GS}$, $V_{th}$가 동일하므로 드레인 전류는 종횡비($W/L$)에 정비례합니다. $I_D \propto \frac{W}{L}$ ■ 2단계: 각 MOSFET의 종횡비($W/L$) 및 전류비 계산 • 각 MOSFET의 채널 폭과 길이의 비: - $\frac{W_1}{L_1} = \frac{2}{1} = 2$ - $\frac{W_2}{L_2} = \frac{8}{2} = 4$ - $\frac{W_3}{L_3} = \frac{16}{4} = 4$ • 따라서 드레인 전류비: $I_{D1} : I_{D2} : I_{D3} = 2 : 4 : 4 = 1 : 2 : 2$ ■ 최종 결과: • 드레인 전류비는 $1 : 2 : 2$ (②번)

■ 1단계: 주요 라인 코딩(Line Coding) 방식의 파형 특성 비교 • 극성 NRZ (Polar Non-Return-to-Zero): - 비트 '1'은 양의 전압($+V$), 비트 '0'은 음의 전압($-V$)으로 표현합니다. - 한 비트 구간 동안 중간에 $0\text{ V}$로 복귀하지 않고 레벨을 유지합니다. - 파형 (가)는 비트 주기 내내 전압 레벨이 유지되므로 극성 NRZ 방식입니다. • 맨체스터(Manchester) 부호: - 매 비트 주기의 정중앙($T_b / 2$)에서 반드시 전압 천이(Transition)가 발생하여 자체 클록 동기화(Self-clocking) 기능을 가집니다. - 비트 '1'은 High에서 Low로, 비트 '0'은 Low에서 High로 천이합니다. - 파형 (나)는 모든 비트의 중앙에서 레벨 천이가 일어나므로 맨체스터 부호에 해당합니다. ■ 2단계: (가)와 (나)의 연결 • (가): 극성 NRZ • (나): 맨체스터 (Manchester) ■ 최종 결과: • 옳게 짝지은 것은 (가) 극성 NRZ, (나) 맨체스터(manchester) (④번)

■ 1단계: 다이오드 동작 상태에 따른 출력 전압($V_{out}$) 해석 • 입력 $V_{in}$은 최댓값 $+20\text{ V}$, 최솟값 $-20\text{ V}$를 갖는 펄스파입니다. • 다이오드의 애노드(Anode) 전위는 직류 전압원에 의해 $2\text{ V}$로 고정되어 있습니다. • 입력이 $+20\text{ V}$일 때 ($V_{in} > 2\text{ V}$): - 캐소드 전위가 애노드 전위($2\text{ V}$)보다 높아 다이오드는 역방향 바이어스(OFF, 개방) 상태가 됩니다. - 저항에 흐르는 전류가 $0\text{ A}$이므로 전압 강하가 없어 출력 전압은 입력을 그대로 추종합니다. - $V_{out,\max} = V_{in} = 20\text{ V}$ • 입력이 $-20\text{ V}$일 때 ($V_{in} < 2\text{ V}$): - 캐소드 전위가 낮아지면서 다이오드가 순방향 바이어스(ON, 단락) 상태로 도통됩니다. - 출력단 전위는 직류 전압원에 의해 $2\text{ V}$로 클리핑(고정)됩니다. - $V_{out,\min} = 2\text{ V}$ ■ 2단계: 최댓값과 최솟값의 합 계산 • $V_{out,\max} + V_{out,\min} = 20\text{ V} + 2\text{ V} = 22\text{ V}$ ■ 최종 결과: • 최댓값과 최솟값의 합은 $22\text{ V}$ (③번)

■ 1단계: 1단 로직 게이트들의 출력식 정리 • 상단 2입력 NAND 게이트: 입력이 $A$와 $1$이므로 출력은 $\overline{A \cdot 1} = \overline{A}$ • 중간 2입력 NOR 게이트: 입력이 $B$와 $1$이므로 출력은 $\overline{B + 1} = \overline{1} = 0$ • 하단 2입력 AND 게이트: 입력이 $C$와 $1$이므로 출력은 $C \cdot 1 = C$ ■ 2단계: 2단 3입력 NOR 게이트 출력식 계산 • 3입력 NOR 게이트는 앞단의 출력 $\overline{A}$, $0$, $C$를 입력으로 받습니다: $\overline{\overline{A} + 0 + C} = \overline{\overline{A} + C} = A \cdot \overline{C}$ (드모르간의 정리) ■ 3단계: 최종 출력단 2입력 NAND 게이트 출력($F$) 계산 • 최종 NAND 게이트는 2단 출력($A \cdot \overline{C}$)과 하단 AND 출력($C$)을 입력으로 받습니다: $F = \overline{(A \cdot \overline{C}) \cdot C} = \overline{A \cdot (\overline{C} \cdot C)}$ • 보원의 법칙($\overline{C} \cdot C = 0$)에 의해: $F = \overline{A \cdot 0} = \overline{0} = 1$ ■ 최종 결과: • 출력 $F$는 항상 $1$ (②번)

■ 1단계: 단일 입력 차동증폭기의 구조 및 동작 원리 • $Q_1$의 베이스에 단일 입력 $V_{in}$이 인가되고, $Q_2$의 베이스는 접지(AC 접지)되어 있는 단일 입력(Single-ended Input) 차동증폭기입니다. • $Q_1$ 관점: - 베이스 입력 - 이미터 출력 구성은 이미터 팔로워(공통 컬렉터) 증폭기로 동작하므로, 공통 이미터 노드의 전압 $V_e$는 입력 $V_{in}$과 '동위상'을 유지합니다. - 베이스 입력 - 컬렉터 출력 구성은 공통 이미터(CE) 증폭기로 동작하므로, 출력 $V_{out1}$은 입력 $V_{in}$과 '$180^\circ$ 역위상'이 됩니다. • $Q_2$ 관점: - 베이스가 접지된 상태에서 이미터 노드($V_e$)로 신호가 인가되어 컬렉터로 출력되는 공통 베이스(CB) 증폭기로 동작합니다. - 공통 베이스는 입력과 출력이 동위상이므로, 출력 $V_{out2}$는 이미터 신호 $V_e$ 및 입력 $V_{in}$과 '동위상'이 됩니다. ■ 2단계: 보기별 정오 판별 • ①번 (오답): 두 베이스에 동일한 신호가 들어가는 공통 모드가 아니라, 한쪽에만 신호가 입력되는 단일 입력(차동 모드 신호 포함) 구성입니다. • ②번 (옳은 설명): $Q_1$의 이미터 팔로워 동작에 의해 공통 이미터 신호 $V_e$는 입력 $V_{in}$과 동위상입니다. • ③번 (오답): $Q_1$의 공통 이미터 증폭 작용에 의해 $V_{out1}$은 $V_{in}$과 $180^\circ$ 역위상입니다. • ④번 (오답): $Q_2$의 공통 베이스 증폭 작용에 의해 $V_{out2}$는 $V_{in}$과 동위상입니다. ■ 최종 결과: • 옳은 설명은 ②번

■ 1단계: 직류 해석을 통한 베이스 전압($V_B$) 및 전류($I_B, I_C$) 계산 • 이미터 단자가 직류 전원 $+5.7\text{ V}$에 연결되어 있으므로 이미터 전압은 $V_E = 5.7\text{ V}$입니다. • PNP BJT의 E-B 접합 순방향 전압 $V_{EB} = 0.7\text{ V}$를 적용하여 베이스 전압 $V_B$를 계산합니다: $V_B = V_E - V_{EB} = 5.7\text{ V} - 0.7\text{ V} = 5\text{ V}$ • 베이스 저항 $R_B = 500\text{ k}\Omega$에 흐르는 베이스 전류: $I_B = \frac{V_B}{R_B} = \frac{5\text{ V}}{500\text{ k}\Omega} = 0.01\text{ mA} = 10\ \mu\text{A}$ • 전류 이득 $\beta = 100$일 때 컬렉터 직류 전류: $I_C = \beta I_B = 100 \times 0.01\text{ mA} = 1\text{ mA}$ ■ 2단계: 컬렉터 저항($R_C$) 및 접합 바이어스 상태 검토 • $V_C = 4\text{ V}$가 되기 위한 컬렉터 저항 $R_C$ 계산: $R_C = \frac{V_C}{I_C} = \frac{4\text{ V}}{1\text{ mA}} = 4\text{ k}\Omega$ • PNP 트랜지스터의 베이스-컬렉터 접합 전위차: $V_{BC} = V_B - V_C = 5\text{ V} - 4\text{ V} = 1\text{ V} > 0$ (n형 베이스 전위가 p형 컬렉터 전위보다 높으므로 B-C 접합은 역방향 바이어스 상태입니다.) ■ 3단계: 보기별 정오 판별 • ①번 (옳은 설명): 베이스 전압 $V_B = 5\text{ V}$입니다. • ②번 (옳은 설명): 컬렉터 직류 전류 $I_C = 1\text{ mA}$입니다. • ③번 (오답 분석 / 옳지 않은 것): $V_C = 4\text{ V}$가 되기 위한 $R_C$는 $4\text{ k}\Omega$이므로 $2\text{ k}\Omega$ 설명은 옳지 않습니다. • ④번 (옳은 설명): $V_B > V_C$이므로 B-C 접합에는 역방향 전압이 걸려 있습니다. ■ 최종 결과: • 옳지 않은 것은 ③번

■ 1단계: RLC 병렬 회로의 합성 어드미턴스 및 전달함수 수식화 • 저항 $R$, 인덕터 $L$, 커패시터 $C$가 병렬로 연결되어 있으므로 전체 어드미턴스 $Y(\omega)$는 다음과 같습니다: $Y(\omega) = \frac{1}{R} + \frac{1}{j\omega L} + j\omega C = \frac{1}{R} + j\left(\omega C - \frac{1}{\omega L}\right)$ • 전달함수 $H(\omega) = \frac{V(\omega)}{I(\omega)} = \frac{1}{Y(\omega)}$: $H(\omega) = \frac{1}{\frac{1}{R} + j\left(\omega C - \frac{1}{\omega L}\right)} = \frac{R}{1 + jR\left(\omega C - \frac{1}{\omega L}\right)}$ ■ 2단계: 공진 특성 파라미터 형태로 식 변형 • 분모의 허수부에서 $\sqrt{\frac{C}{L}}$을 묶어내어 공진 각주파수($\omega_0 = \frac{1}{\sqrt{LC}}$) 형태로 정리합니다: $\omega C - \frac{1}{\omega L} = \sqrt{\frac{C}{L}} \left(\omega \sqrt{LC} - \frac{1}{\omega \sqrt{LC}}\right)$ *(전개 시: $\sqrt{\frac{C}{L}} \cdot \omega\sqrt{LC} = \omega C$, $\sqrt{\frac{C}{L}} \cdot \frac{1}{\omega\sqrt{LC}} = \frac{1}{\omega L}$)* • 대입하여 최종 전달함수 수식 도출: $H(\omega) = \frac{R}{1 + jR\sqrt{\frac{C}{L}}\left(\omega\sqrt{LC} - \frac{1}{\omega\sqrt{LC}}\right)}$ ■ 최종 결과: • 올바른 전달함수는 ③번

■ 1단계: 입력 노드 전압($V$)과 입력 전류($I_S$)의 관계식 유도 • 이상적인 연산증폭기의 비반전 입력 단자(+)가 접지되어 있으므로, 가상 접지(Virtual Ground)에 의해 반전 입력 단자(-)의 전위는 $0\text{ V}$가 됩니다. • 전류원 $I_S$와 저항 $R_S, R_1$이 만나는 입력 노드의 전압을 $V$라 하고 KCL(키르히호프 전류 법칙)을 적용합니다: $I_S = \frac{V}{R_S} + \frac{V - 0\text{ V}}{R_1} = V\left(\frac{1}{R_S} + \frac{1}{R_1}\right)$ • $R_S = 2\text{ k}\Omega,\ R_1 = 4\text{ k}\Omega$를 대입하여 정리: $I_S = V\left(\frac{1}{2\text{ k}\Omega} + \frac{1}{4\text{ k}\Omega}\right) = V\left(\frac{3}{4\text{ k}\Omega}\right) \quad \rightarrow \quad V = \frac{4\text{ k}\Omega}{3} I_S$ ■ 2단계: 반전 단자 KCL 및 출력 전압($V_{out}$) 유도 • 반전 입력 단자(-)로 유입되는 전류는 $0\text{ A}$이므로 KCL 식: $\frac{V - 0\text{ V}}{R_1} + \frac{V_{out} - 0\text{ V}}{R_f} = 0 \quad \rightarrow \quad V_{out} = -\frac{R_f}{R_1}V$ • $R_1 = 4\text{ k}\Omega,\ R_f = 30\text{ k}\Omega$를 대입: $V_{out} = -\frac{30\text{ k}\Omega}{4\text{ k}\Omega}V = -7.5V$ ■ 3단계: 전달 저항(전체 이득 $\frac{V_{out}}{I_S}$) 계산 • 1단계의 $V$를 대입하여 $V_{out}$ 계산: $V_{out} = -7.5 \times \left(\frac{4\text{ k}\Omega}{3} I_S\right) = -10\text{ k}\Omega \cdot I_S = -10,000 I_S$ • 양변을 $I_S$로 나누어 비 산출: $\frac{V_{out}}{I_S} = -10,000\text{ [V/A]}$ ■ 최종 결과: • $\frac{V_{out}}{I_S} = -10,000$ (④번)

■ 1단계: 직렬 RC 회로의 전달함수 $H(\omega)$ 유도 • 저항 $R$과 커패시터 $C$가 직렬 연결되고, 커패시터 양단에서 출력 전압 $V_{out}$을 취할 때의 전압 분배식: $H(\omega) = \frac{V_{out}(\omega)}{V_{in}(\omega)} = \frac{\frac{1}{j\omega C}}{R + \frac{1}{j\omega C}} = \frac{1}{1 + j\omega RC}$ • 주파수 응답 특성: - 직류(DC, $\omega = 0$): $|H(0)| = 1$ - 고주파($\omega \to \infty$): $|H(\infty)| \to 0$ - 따라서 저주파 신호는 통과시키고 고주파 신호는 차단하는 '저역통과 필터(LPF)'로 동작합니다. ■ 2단계: 보기별 정오 판별 • ①번 (옳은 설명): 저주파 이득은 1이고 고주파로 갈수록 감쇠하므로 저역통과 필터(LPF)로 사용됩니다. • ②번 (오답): 전달함수는 $H(\omega) = \frac{1}{1 + j\omega RC} = \frac{1}{1 - j\frac{1}{\omega RC}}$ 형태여야 하므로 분모의 허수부 표현이 틀렸습니다. • ③번 (오답): 전달함수의 위상각은 $\theta(\omega) = -\tan^{-1}(\omega RC)$이므로 교류 입력과 출력 전압의 위상차는 $\tan^{-1}(\omega RC)$입니다. • ④번 (오답): 직류($\omega = 0$) 인가 시 커패시터는 개방 회로(Open)가 되므로 전압 이득은 $|H(0)| = 1$입니다. ■ 최종 결과: • 옳은 설명은 ①번

■ 1단계: 반가산기(Half Adder)의 진리표 작성 • 반가산기는 1비트 2진수 2개($X, Y$)를 입력받아 합($S$, Sum)과 자리올림수($C$, Carry)를 출력하는 조합논리회로입니다. • 입력에 따른 덧셈 진리표: - $X = 0, Y = 0 \rightarrow S = 0, C = 0$ - $X = 0, Y = 1 \rightarrow S = 1, C = 0$ - $X = 1, Y = 0 \rightarrow S = 1, C = 0$ - $X = 1, Y = 1 \rightarrow S = 0, C = 1$ ■ 2단계: 출력별 불 대수식(Boolean Expression) 도출 • 합($S$): 두 입력의 값이 서로 다를 때만 1이 되므로 XOR(배타적 논리합) 연산입니다. $S = X \oplus Y = \overline{X}Y + X\overline{Y}$ • 자리올림수($C$): 두 입력이 모두 1일 때만 1이 되므로 AND(논리곱) 연산입니다. $C = X \cdot Y$ ■ 최종 결과: • 논리식은 $C = X \cdot Y, S = X \oplus Y$ (②번)

■ 1단계: 전체 공급 전류($I$) 계산 • 제너 다이오드가 역방향 항복 영역에서 동작하므로 병렬 출력 노드의 전압은 제너 전압 $V_Z = 8\text{ V}$로 일정하게 유지됩니다. • 입력 전압 $18\text{ V}$에서 저항 $R = 40\ \Omega$을 거쳐 흘러 들어오는 총 공급 전류($I$): $I = \frac{V_{in} - V_Z}{R} = \frac{18\text{ V} - 8\text{ V}}{40\ \Omega} = \frac{10\text{ V}}{40\ \Omega} = 0.25\text{ A} = 250\text{ mA}$ ■ 2단계: 제너 다이오드에 흐르는 전류($I_Z$) 계산 • 출력 노드에 KCL(키르히호프 전류 법칙)을 적용하면, 총 공급 전류 $I$는 제너 다이오드 전류 $I_Z$와 부하 측 정전류원($I_L = 80\text{ mA}$)으로 분배됩니다: $I = I_Z + I_L$ • 제너 전류 $I_Z$ 계산: $I_Z = I - I_L = 250\text{ mA} - 80\text{ mA} = 170\text{ mA}$ ■ 최종 결과: • 제너 다이오드에 흐르는 전류는 $170\text{ mA}$ (③번)

■ 1단계: 상승 에지 트리거 JK 플립플롭의 동작 특성표 • 클록 펄스(CP)의 상승 에지(Rising Edge) 시점에서의 입력 $J, K$ 값에 의해 다음 상태 $Q(t+1)$가 결정됩니다: - $J = 0,\ K = 0 \rightarrow Q(t+1) = Q(t)$ (상태 유지) - $J = 0,\ K = 1 \rightarrow Q(t+1) = 0$ (리셋, Reset) - $J = 1,\ K = 0 \rightarrow Q(t+1) = 1$ (셋, Set) - $J = 1,\ K = 1 \rightarrow Q(t+1) = \overline{Q}(t)$ (반전, Toggle) ■ 2단계: 각 상승 에지 시점별 출력 $Q$ 전이 분석 (초기 상태 $Q = 1$) • $t_1$ 시점: $J = 0,\ K = 1$ (리셋) $\rightarrow Q = 0$ • $t_2$ 시점: $J = 1,\ K = 1$ (토글) $\rightarrow Q = 1$ • $t_3$ 시점: $J = 0,\ K = 0$ (유지) $\rightarrow Q = 1$ • $t_4$ 시점: $J = 1,\ K = 0$ (셋) $\rightarrow Q = 1$ • $t_5$ 시점: $J = 1,\ K = 1$ (토글) $\rightarrow Q = 0$ • $t_6$ 시점: $J = 1,\ K = 1$ (토글) $\rightarrow Q = 1$ ■ 3단계: 출력 파형 매칭 • 출력 $Q$는 $t_1$에서 $0$으로 하강하고, $t_2$에서 $1$로 상승하여 $t_4$까지 $1$을 유지하다가, $t_5$에서 다시 $0$으로 떨어진 후 $t_6$에서 $1$로 상승합니다. • 해당 거동을 나타내는 파형은 ④번입니다. ■ 최종 결과: • 옳은 출력 파형은 ④번

■ 1단계: 바르크하우젠(Barkhausen)의 발진 조건 이해 • 정귀환(Positive Feedback) 시스템에서 지속적인 정현파 발진을 유지하기 위한 루프 이득 $L(j\omega_0) = A(j\omega_0)\beta(j\omega_0)$의 조건: $L(j\omega_0) = 1$ • 크기 조건: $|L(j\omega_0)| = |A\beta| = 1$ (루프를 거쳐 되돌아온 귀환 신호의 크기가 원래 입력 신호의 크기와 동일해야 진폭이 감쇠하거나 포화되지 않고 유지됩니다.) • 위상 조건: $\angle L(j\omega_0) = 0^\circ \text{ 또는 } 2\pi n \quad (n = 0, \pm 1, \pm 2, \dots)$ (귀환 신호가 입력 신호와 '동위상'으로 정귀환되어야 신호가 중첩 보강됩니다.) ■ 2단계: 보기별 정오 판별 • ①번 (오답 분석 / 옳지 않은 것): 바르크하우젠 발진 조건은 루프 이득 $L(j\omega_0) = 1$이어야 하므로, $L(j\omega_0) = 0$이라는 설명은 옳지 않습니다. • ②번 (옳은 설명): 안정적인 지속 발진을 위해 귀환 신호와 기본 증폭기 입력 신호의 크기는 서로 같아야 합니다 ($|A\beta| = 1$). • ③번 (옳은 설명): 정귀환 보강 간섭을 위해 귀환 신호와 입력 신호는 동위상($\angle A\beta = 0^\circ$)을 가져야 합니다. • ④번 (옳은 설명): 발진 조건을 만족하면 외부 입력 없이 회로 내부의 미세 잡음을 기점으로 지속적인 출력 파형을 생성합니다. ■ 최종 결과: • 옳지 않은 설명은 ①번

■ 1단계: 하단 NMOS 풀다운 네트워크(Pull-Down Network) 구조 분석 • NMOS 네트워크는 출력 노드를 접지($0\text{ V}$)로 연결하는 경로를 결정합니다: - 병렬 연결: OR ($+$) 연산 - 직렬 연결: AND ($\cdot$) 연산 • 회로의 NMOS 연결 상태: - $A$와 $B$ 게이트의 NMOS가 서로 병렬로 연결됨 $\rightarrow (A + B)$ - $C$와 $D$ 게이트의 NMOS가 서로 직렬로 연결됨 $\rightarrow C \cdot D$ - 위 두 그룹이 접지 경로로 서로 직렬로 연결됨 $\rightarrow (A + B) \cdot C \cdot D$ ■ 2단계: 출력 논리식($Y$) 유도 및 드모르간 법칙 적용 • CMOS 출력은 풀다운 네트워크 동작 조건의 부정(Inversion)이므로 다음과 같이 표현됩니다: $$Y = \overline{(A + B) \cdot C \cdot D}$$ • 드모르간의 정리(De Morgan's Laws)를 적용하여 식을 단계별로 전개합니다: $$Y = \overline{A + B} + \overline{C} + \overline{D}$$ $$Y = \overline{A} \cdot \overline{B} + \overline{C} + \overline{D}$$ ■ 최종 결과: • 올바른 논리식은 $Y = \overline{A} \cdot \overline{B} + \overline{C} + \overline{D}$ (④번)

■ 1단계: 변압기의 임피던스 변환 관계식 • 변압기의 1차측과 2차측 권선비가 $N_1 : N_2 = 1 : n$일 때, 2차측 부하 저항 $R_L$이 1차측으로 반사되는 등가 임피던스 $R_L'$은 다음과 같습니다: $$R_L' = \left(\frac{N_1}{N_2}\right)^2 R_L = \left(\frac{1}{n}\right)^2 R_L = \frac{R_L}{n^2}$$ ■ 2단계: 최대 전력 전달(임피던스 정합) 조건 적용 및 $R_L$ 계산 • 스피커(부하)에 최대 전력이 전달되기 위해서는 1차측으로 환산된 부하 저항 $R_L'$이 증폭기의 내부 저항 $R_S$와 같아야 합니다: $$R_L' = R_S \implies \frac{R_L}{n^2} = R_S$$ • 부하 저항 $R_L$에 대해 정리: $$R_L = n^2 \cdot R_S$$ • 주어진 값($R_S = 200\text{ }\Omega$, $n = 0.2$)을 대입: $$R_L = (0.2)^2 \times 200\text{ }\Omega = 0.04 \times 200\text{ }\Omega = 8\text{ }\Omega$$ ■ 최종 결과: • 스피커 내부 저항 $R_L$은 $8\text{ }\Omega$ (①번)

■ 1단계: 전달컨덕턴스($g_m$)의 정의 • 소신호 전달컨덕턴스(Transconductance, $g_m$)는 직류 바이어스 동작점에서 게이트-소스 전압($V_{GS}$) 변화에 대한 드레인 전류($I_D$)의 변화율(미분값)로 정의됩니다: $$g_m = \left. \frac{\partial I_D}{\partial V_{GS}} \right|_{V_{DS} = \text{const}}$$ ■ 2단계: 포화영역 드레인 전류식의 편미분 • 주어진 포화영역 드레인 전류식: $$I_D = \frac{1}{2} k_n (V_{GS} - V_{th})^2$$ • 위 식을 $V_{GS}$에 대해 편미분하여 $g_m$을 유도합니다: $$g_m = \frac{\partial}{\partial V_{GS}} \left[ \frac{1}{2} k_n (V_{GS} - V_{th})^2 \right] = \frac{1}{2} k_n \cdot 2(V_{GS} - V_{th}) = k_n (V_{GS} - V_{th})$$ ■ 참고: $g_m$의 다양한 표현 형태 • $g_m = k_n (V_{GS} - V_{th}) = \sqrt{2 k_n I_D} = \frac{2I_D}{V_{GS} - V_{th}}$ ■ 최종 결과: • 전달컨덕턴스 $g_m$의 올바른 표현식은 $k_n (V_{GS} - V_{th})$ (③번)

■ 1단계: 커패시터 종류에 따른 증폭기 주파수 응답 특성 • 결합 커패시터($C_1, C_2$) 및 바이패스 커패시터($C_3$): - 직류(DC) 바이어스를 차단하고 교류 신호를 전달하기 위해 상대적으로 큰 용량($\mu\text{F}$ 단위)의 외장 소자를 사용합니다. - 리액턴스($X_C = \frac{1}{2\pi f C}$) 특성상 주파수가 낮을수록 임피던스가 커져 저주파 신호를 감쇠시킵니다. - 따라서 외장 결합/바이패스 커패시터는 '저주파 대역 응답 특성'과 '하측 차단주파수($f_L$)'를 결정합니다. • 내부 기생 커패시턴스($C_{\pi}, C_{\mu}$): - 트랜지스터 내부 접합면에 존재하는 미세한 기생 성분($\text{pF}$ 단위)으로, '고주파 대역 응답 특성'과 '상측 차단주파수($f_H$)'를 결정합니다. ■ 2단계: 보기별 정오 판별 • ①번 (옳은 설명): 중간주파수 대역에서 공통 이미터(CE) 전압 이득 크기는 $|A_v| = g_m (R_C \parallel R_L)$이므로 $R_C$가 증가하면 전압 이득이 증가합니다. • ②번 (옳은 설명): 이미터 바이패스 커패시터($C_3$)는 교류 신호에 대해 이미터 저항($R_E$)을 단락(AC 접지)시켜 이미터 축퇴(Degeneration)에 의한 이득 감소를 방지하므로 전압 이득을 증가시킵니다. • ③번 (옳은 설명): 공통 이미터(CE) 증폭기는 베이스 입력과 컬렉터 출력 사이에 $180^\circ$의 위상 반전이 발생합니다. • ④번 (오답 분석 / 옳지 않은 것): 결합 커패시터와 바이패스 커패시터는 '저주파 대역 특성' 및 '하측 차단주파수'를 결정하며, 고주파 대역 응답과 상측 차단주파수는 BJT의 '내부 기생 커패시터'에 의해 결정됩니다. ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 테브난 등가 저항($R_{th}$) 계산 • 부하 저항 $R_L$을 분리(개방)하고, 독립 전원들을 비활성화(독립 전압원 단락, 독립 전류원 개방)하여 부하 양단에서 바라본 합성 저항을 구합니다: - $20\text{ }\Omega$ 저항과 $30\text{ }\Omega$ 저항이 병렬로 연결되고, 여기에 $3\text{ }\Omega$ 저항이 직렬로 연결됩니다. $$R_{th} = (20 \parallel 30) + 3$$ $$20 \parallel 30 = \frac{20 \times 30}{20 + 30} = \frac{600}{50} = 12\text{ }\Omega$$ $$R_{th} = 12\text{ }\Omega + 3\text{ }\Omega = 15\text{ }\Omega$$ ■ 2단계: 테브난 등가 전압($V_{th}$) 계산 • 부하 $R_L$이 개방된 상태에서 $20\text{ }\Omega$, $30\text{ }\Omega$, 전류원이 만나는 중심 노드의 전압을 $V_x$라 두고 KCL(키르히호프 전류 법칙)을 적용합니다: $$\frac{V_x - 20}{20} - 0.5 + \frac{V_x}{30} = 0$$ • 양변에 60을 곱하여 정리: $$3(V_x - 20) - 30 + 2V_x = 0$$ $$5V_x - 90 = 0 \implies V_x = 18\text{ V}$$ • 개방된 부하 단자로는 전류가 흐르지 않아 $3\text{ }\Omega$ 저항에 전압 강하가 없으므로 테브난 개방 전압은 $V_x$와 같습니다: $$V_{th} = V_x = 18\text{ V}$$ ■ 3단계: 부하 $R_L$에 전달되는 최대 전력($P_{\max}$) 계산 • 최대 전력 전달 조건($R_L = R_{th} = 15\text{ }\Omega$)에서 부하에 공급되는 최대 전력: $$P_{\max} = \frac{V_{th}^2}{4R_{th}} = \frac{18^2}{4 \times 15} = \frac{324}{60} = 5.4\text{ W}$$ ■ 최종 결과: • 전달되는 최대 전력은 $5.4\text{ W}$ (①번)