정답: 4번■ 1단계: 각 회로별 출력 함수 $F$의 논리식 유도
• ㄱ 회로 (4개의 2입력 NAND 게이트로 구성된 표준 회로):
- 1단 NAND 출력: $\overline{AB}$
- 2단 상단 NAND 출력: $\overline{A \cdot \overline{AB}} = \bar{A} + AB = \bar{A} + B$
- 2단 하단 NAND 출력: $\overline{B \cdot \overline{AB}} = \bar{B} + AB = \bar{B} + A$
- 최종 3단 NAND 출력 $F$:
$$F = \overline{(\bar{A} + B)(\bar{B} + A)} = \overline{(\bar{A} + B)} + \overline{(\bar{B} + A)} = A\bar{B} + \bar{A}B = A \oplus B$$
• ㄴ 회로 (NAND, OR, AND 게이트 조합):
- 상단 NAND 출력: $\overline{AB} = \bar{A} + \bar{B}$
- 하단 OR 출력: $A + B$
- 최종 AND 출력 $F$:
$$F = (\bar{A} + \bar{B})(A + B) = \bar{A}A + \bar{A}B + A\bar{B} + \bar{B}B = \bar{A}B + A\bar{B} = A \oplus B$$
• ㄷ 회로 (CMOS 전송 게이트 - TG 1):
- 상단 TG: 제어 신호 $A=0$($\bar{A}=1$)일 때 도통하여 입력 $B$ 전달 $\implies \bar{A}B$
- 하단 TG: 제어 신호 $A=1$일 때 도통하여 입력 $\bar{B}$ 전달 $\implies A\bar{B}$
- 합성 출력 $F$:
$$F = \bar{A}B + A\bar{B} = A \oplus B$$
• ㄹ 회로 (CMOS 전송 게이트 - TG 2):
- 상단 TG: 제어 신호 $B=0$($\bar{B}=1$)일 때 도통하여 입력 $A$ 전달 $\implies A\bar{B}$
- 하단 TG: 제어 신호 $B=1$일 때 도통하여 입력 $\bar{A}$ 전달 $\implies \bar{A}B$
- 합성 출력 $F$:
$$F = A\bar{B} + \bar{A}B = A \oplus B$$
■ 2단계: 결과 종합
• 네 회로(ㄱ, ㄴ, ㄷ, ㄹ) 모두 배타적 논리합(XOR)인 $F = A \oplus B$를 구현한 회로입니다.
■ 최종 결과:
• 논리함수식이 같은 회로는 ㄱ, ㄴ, ㄷ, ㄹ (④번)