← 목록으로 돌아가기

2019년 전자공학개론 (국가직)

총 20문항 전체 풀이 및 단계별 해설

1번
이상적인 연산증폭기의 특성에 대한 설명으로 옳지 않은 것은?
  • ①반전 입력단자와 비반전 입력단자 사이의 입력측 저항은 무한대이다.
  • ②출력단자와 접지면 사이에서 출력측 저항은 0이다.
  • ③전류이득의 크기는 무한대이다.
  • ④주파수 대역폭이 무한대이다.
정답 및 해설 펼치기 (정답: ③번)
■ 1단계: 이상적인 연산 증폭기(OP-Amp)의 주요 특성 • 입력 임피던스(입력측 저항)가 무한대($R_{in} = \infty$)이므로 입력단자로 유입되는 전류는 0입니다. • 출력 임피던스(출력측 저항)가 0($R_{out} = 0$)이므로 부하에 관계없이 일정한 출력을 보장합니다. • 전압 이득(Voltage Gain)이 무한대($A_v = \infty$)입니다. (주의: 전류이득이 무한대라는 것은 이상적 특성의 기본 정의가 아닙니다.) • 주파수 대역폭(Bandwidth)이 무한대($BW = \infty$)이므로 모든 주파수 신호를 왜곡 없이 증폭할 수 있습니다. ■ 2단계: 보기 판별 • ①번 (옳은 설명): 반전 및 비반전 입력단자 사이의 저항은 무한대입니다. • ②번 (옳은 설명): 출력단자의 저항은 0입니다. • ③번 (옳지 않은 설명): 이상적 특성으로 규정되는 것은 전압이득이 무한대인 것이며, 전류이득이 무한대라는 특성은 해당하지 않습니다. • ④번 (옳은 설명): 대역폭이 무한대입니다. ■ 최종 결과: • 옳지 않은 설명은 ③번
2번
PN 접합 다이오드에 대한 설명으로 옳은 것은?
  • ①순방향 바이어스가 인가되면 공핍영역 폭이 넓어진다.
  • ②순방향 바이어스가 인가되면 P형 영역의 정공만이 N형 쪽으로 주입된다.
  • ③역방향 바이어스가 증가하면 접합부 정전용량은 작아진다.
  • ④역방향 바이어스가 증가하면 공핍영역의 양이온과 음이온 사이에 발생하는 전계의 세기는 감소한다.
정답 및 해설 펼치기 (정답: ③번)
■ 1단계: PN 접합 다이오드의 바이어스 동작 특성 분석 • 순방향 바이어스: - 외부 인가 전압이 내부 빌트인 전위(Built-in Potential)를 낮추어 공핍영역 폭($W$)이 좁아집니다. (①번 옳지 않음) - 다수 캐리어인 P형 영역의 정공뿐만 아니라 N형 영역의 전자도 접합면을 넘어 반대편으로 상호 주입 및 확산됩니다. (②번 옳지 않음) • 역방향 바이어스: - 외부 전압이 내부 장벽 전위를 강화하여 공핍영역 폭($W$)이 넓어집니다. - 공핍영역 내 노출되는 고정 공간 전하(P형 측 음이온, N형 측 양이온)의 양이 증가하므로 내부 전계의 세기는 더욱 강해집니다. (④번 옳지 않음) ■ 2단계: 접합 커패시턴스(접합부 정전용량) 해석 (보기 ③ 판별) • 역방향 바이어스 인가 시 공핍층 커패시턴스($C_j$) 모델: $$C_j = \frac{\epsilon A}{W}$$ ($\epsilon$: 반도체 유전율, $A$: 접합 단면적, $W$: 공핍영역 폭) • 역방향 전압 $V_R$이 증가하면 공핍영역의 두께 $W \propto \sqrt{V_0 + V_R}$가 증가하므로, 접합부 정전용량 $C_j$는 감소합니다. (③번 옳은 설명) ■ 최종 결과: • 옳은 설명은 ③번
3번
다음 회로에서 출력전압 $V_{out}\text{ [V]}$는? (단, 연산증폭기는 이상적이다) 2019년 국가직 9급 전자공학개론 3번 연산증폭기 차동증폭회로도
  • ①-1
  • ②0
  • ③1
  • ④2
정답 및 해설 펼치기 (정답: ①번)
■ 1단계: 비반전 입력단자($V_+$)의 전압 계산 • 비반전 단자(+)는 입력 전압 $V_2 = 2\text{ V}$가 두 개의 저항($2\text{ k}\Omega, 2\text{ k}\Omega$)에 의해 분배되어 인가됩니다: $$V_+ = V_2 \left(\frac{2\text{ k}\Omega}{2\text{ k}\Omega + 2\text{ k}\Omega}\right) = 2\text{ V} \times \frac{1}{2} = 1\text{ V}$$ ■ 2단계: 가상 단락(Virtual Short) 및 반전 입력단자($V_-$) 전위 • 이상적인 연산증폭기의 가상 단락 조건에 의해: $$V_- = V_+ = 1\text{ V}$$ ■ 3단계: 반전 입력 노드에서의 KCL 적용 및 $V_{out}$ 계산 • 반전 입력단자($V_-$)로 유입되는 전류는 $0$이므로 KCL(키르히호프 전류 법칙)을 적용합니다: $$\frac{V_1 - V_-}{2\text{ k}\Omega} = \frac{V_- - V_{out}}{4\text{ k}\Omega}$$ • 주어진 값($V_1 = 2\text{ V}, V_- = 1\text{ V}$)을 대입: $$\frac{2\text{ V} - 1\text{ V}}{2\text{ k}\Omega} = \frac{1\text{ V} - V_{out}}{4\text{ k}\Omega}$$ $$\frac{1}{2} = \frac{1 - V_{out}}{4}$$ $$2 = 1 - V_{out} \implies V_{out} = -1\text{ V}$$ ■ 최종 결과: • 출력 전압 $V_{out}$은 $-1\text{ V}$ (①번)
4번
다음 증폭기 회로에서 트랜지스터 $Q_1$의 컬렉터-이미터 전압 $V_{CE}\text{ [V]}$는? (단, $\beta_{DC} = 100$, $V_{BE} = 0.7\text{ [V]}$이다) 2019년 국가직 9급 전자공학개론 4번 BJT 고정 바이어스 증폭회로도
  • ①1.5
  • ②2
  • ③2.5
  • ④3
정답 및 해설 펼치기 (정답: ②번)
■ 1단계: 베이스 전류($I_B$) 계산 • 베이스-이미터 입력 루프에 KVL(키르히호프 전압 법칙)을 적용합니다: $$V_{BB} - I_B R_B - V_{BE} = 0$$ • 주어진 파라미터($V_{BB} = 2.7\text{ V}, R_B = 100\text{ k}\Omega, V_{BE} = 0.7\text{ V}$)를 대입: $$I_B = \frac{V_{BB} - V_{BE}}{R_B} = \frac{2.7\text{ V} - 0.7\text{ V}}{100\text{ k}\Omega} = \frac{2\text{ V}}{100\text{ k}\Omega} = 0.02\text{ mA}$$ ■ 2단계: 컬렉터 전류($I_C$) 계산 • 직류 전류 이득($\beta_{DC} = 100$)을 적용하여 컬렉터 전류를 구합니다: $$I_C = \beta_{DC} I_B = 100 \times 0.02\text{ mA} = 2\text{ mA}$$ ■ 3단계: 컬렉터-이미터 전압($V_{CE}$) 계산 • 컬렉터-이미터 출력 루프에 KVL을 적용합니다 ($V_{CC} = 5\text{ V}, R_C = 1.5\text{ k}\Omega$): $$V_{CC} - I_C R_C - V_{CE} = 0$$ $$V_{CE} = V_{CC} - I_C R_C = 5\text{ V} - (2\text{ mA} \times 1.5\text{ k}\Omega) = 5\text{ V} - 3\text{ V} = 2\text{ V}$$ ■ 최종 결과: • 트랜지스터의 컬렉터-이미터 전압 $V_{CE}$는 $2\text{ V}$ (②번)
5번
귀환발진기에 대한 설명으로 옳지 않은 것은?
  • ①초기 트리거 신호가 주어진 후 외부 입력신호가 지속적으로 인가되지 않더라도 특정 주파수를 갖는 파형을 만들어내는 회로이다.
  • ②특정 주파수에서 발진이 지속적으로 유지되기 위해서는 폐귀환 루프이득(loop gain)의 크기가 1이고, 루프의 위상변이(phase shift)가 $0^\circ$이어야 한다.
  • ③RC 귀환발진기와 LC 귀환발진기는 모두 정현파(sinusoidal waveform)를 만들 수 있다.
  • ④귀환발진기 회로의 양호도(Q factor)는 파형 크기의 안정성(amplitude stability)을 나타낸다.
정답 및 해설 펼치기 (정답: ④번)
■ 1단계: 귀환 발진기의 기본 원리 및 바크하우젠 기준 검토 • 발진 동작: 초기 전원 인가 시 발생하는 과도 응답이나 잡음 펄스를 트리거로 삼아, 외부 입력 신호 없이도 일정한 주파수의 정현파 교류 신호를 지속적으로 출력합니다. (①번 옳은 설명) • 바크하우젠(Barkhausen) 지속 발진 조건: - 루프 이득의 크기: $|A\beta| = 1$ - 루프의 전체 위상 변이: $\angle(A\beta) = 0^\circ$ (또는 $360^\circ \times n$) - 이 조건을 만족할 때 감쇄나 발산 없이 일정한 진폭의 발진이 유지됩니다. (②번 옳은 설명) • 발진기 종류: RC 발진기(위상 천이, 빈 브리지 등)와 LC 발진기(콜피츠, 하틀리 등)는 모두 왜곡이 적은 정현파(Sinusoidal Waveform)를 생성합니다. (③번 옳은 설명) ■ 2단계: 양호도(Q-factor)의 물리적 의미 및 오답 판별 (보기 ④ 판별) • 공진 회로의 양호도(Quality Factor, $Q$)는 중심 주파수와 대역폭의 비($Q = \frac{f_0}{BW}$)로 정의되며, 주파수 선택도의 예리함을 나타냅니다. • 따라서 $Q$ 값이 클수록 외부 요인에 따른 주파수 편차를 억제하여 **주파수 안정성(Frequency Stability)**이 향상됩니다. • '양호도(Q factor)는 파형 크기의 안정성(amplitude stability)을 나타낸다'는 설명은 옳지 않습니다. (④번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ④번
6번
다음 증가형 MOSFET이 포화영역에서 동작할 때, 이에 대한 설명으로 옳지 않은 것은? 2019년 국가직 9급 전자공학개론 6번 증가형 MOSFET 구조도
  • ①n채널이 만들어지는 NMOS 트랜지스터이다.
  • ②게이트는 소스보다 높은 전위를 가진다.
  • ③전자가 드레인에서 소스로 흘러 전류가 발생한다.
  • ④드레인은 소스보다 높은 전위를 가진다.
정답 및 해설 펼치기 (정답: ③번)
■ 1단계: NMOS 트랜지스터의 구조 및 포화영역 동작 조건 분석 • 소자 판별: - P형 기판(p-substrate) 위에 고농도 $n^+$ 영역이 소스(Source)와 드레인(Drain)을 형성하므로 n채널 증가형 MOSFET(NMOS)입니다. (①번 옳은 설명) • 전위 관계: - 전도 채널(전자 반전층)을 형성하기 위해 게이트에 문턱 전압($V_{th}$) 이상의 양(+) 전압을 인가해야 하므로 게이트는 소스보다 전위가 높습니다 ($V_G > V_S$). (②번 옳은 설명) - 포화영역($V_{DS} \ge V_{GS} - V_{th} > 0$)에서 동작하기 위해 드레인은 소스보다 높은 전위를 가집니다 ($V_D > V_S$). (④번 옳은 설명) ■ 2단계: 캐리어(전자)의 이동 방향과 전류 방향 판별 (보기 ③ 판별) • 드레인 전위가 소스 전위보다 높으므로($V_D > V_S$), 전기장은 드레인에서 소스 방향으로 형성됩니다. • 음(-)전하를 띤 캐리어인 전자는 소스에서 드레인 방향으로 이동합니다. • 관례적인 양(+)전하 기준의 전류는 드레인에서 소스 방향으로 흐릅니다. • 따라서 '전자가 드레인에서 소스로 흐른다'는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ③번
7번
다음 디지털 논리게이트에 대한 설명으로 옳은 것은? (단, $V_{DD} = +5\text{ [V]}$이고, 입력과 출력은 논리적 '1'일 때 $+5\text{ [V]}$, '0'일 때 $0\text{ [V]}$이다) 2019년 국가직 9급 전자공학개론 7번 NMOS 기반 NOR 게이트 회로도
  • ①두 개의 NMOS로 구성된 OR 게이트
  • ②두 개의 PMOS로 구성된 NOR 게이트
  • ③두 입력 A와 B가 모두 논리적 '0'일 때만 출력 '1'을 만족하는 NOR 게이트
  • ④두 입력 A와 B가 모두 논리적 '1'일 때만 출력 '0'을 만족하는 NAND 게이트
정답 및 해설 펼치기 (정답: ③번)
■ 1단계: 풀다운(Pull-down) NMOS 병렬 회로 구조 분석 • 출력단($V_{out}$)과 접지 사이에 두 개의 NMOS 트랜지스터가 병렬로 연결되어 있고, 상단은 풀업 저항 $R$을 통해 전원 $V_{DD}$에 연결된 NMOS 로직 구조입니다. ■ 2단계: 입력 조합에 따른 출력 동작 분석 • 입력 $A$ 또는 $B$ 중 하나라도 '1'($+5\text{ V}$)인 경우: - 해당하는 NMOS가 턴온(ON)되어 출력단이 접지로 단락되므로 출력 $V_{out} = 0\text{ V}$ ('0')가 됩니다. • 입력 $A$와 $B$가 모두 '0'($0\text{ V}$)인 경우: - 두 NMOS가 모두 차단(OFF)되어 접지와 분리되고, 풀업 저항을 통해 출력단 전위가 $V_{DD}$로 유지되므로 출력 $V_{out} = +5\text{ V}$ ('1')가 됩니다. ■ 3단계: 논리식 도출 및 보기 판별 (보기 ③ 판별) • 진리표에 따른 출력 논리식: $$V_{out} = \overline{A + B}$$ • 이는 두 입력 $A, B$가 모두 '0'일 때만 출력이 '1'이 되는 2입력 NOR 게이트의 동작 특성을 나타냅니다. (③번 옳은 설명) ■ 최종 결과: • 옳은 설명은 ③번
8번
다음 JFET 증폭회로의 전압이득의 크기는? (단, 트랜지스터 자체의 출력저항 $r_o$는 무시한다) 2019년 국가직 9급 전자공학개론 8번 JFET 공통 소스 증폭회로도
  • ①8
  • ②16
  • ③32
  • ④48
정답 및 해설 펼치기 (정답: ②번)
■ 1단계: 교류 등가 부하 저항($r_L$) 계산 • 교류 소신호 해석 시 직류 전원($V_{DD}$)은 교류 접지(AC Ground)로 처리됩니다. • 드레인 단자에 연결된 드레인 저항 $R_D = 4\text{ k}\Omega$와 부하 저항 $R_L = 16\text{ k}\Omega$은 교류적으로 병렬 연결됩니다: $$r_L = R_D \parallel R_L = \frac{R_D R_L}{R_D + R_L} = \frac{4\text{ k}\Omega \times 16\text{ k}\Omega}{4\text{ k}\Omega + 16\text{ k}\Omega} = \frac{64}{20}\text{ k}\Omega = 3.2\text{ k}\Omega$$ ■ 2단계: 공통 소스(CS) 증폭기의 소신호 전압 이득 계산 • 바이패스 커패시터($C_3$)에 의해 소스 단자가 교류 접지되므로 공통 소스 증폭기의 전압 이득 수식은 다음과 같습니다: $$A_v = -g_m r_L = -g_m (R_D \parallel R_L)$$ • 주어진 전달 컨덕턴스($g_m = 5000\text{ }\mu\text{S} = 5\text{ mS}$) 대입: $$A_v = -(5\text{ mS}) \times (3.2\text{ k}\Omega) = -16$$ ■ 3단계: 전압 이득의 크기 산출 • 전압 이득의 크기(절댓값)는 다음과 같습니다: $$|A_v| = |-16| = 16$$ ■ 최종 결과: • 전압 이득의 크기는 16 (②번)
9번
다음 회로의 전달함수가 $H(s) = \frac{V_{out}}{V_{in}} = -\frac{5}{s+5}$인 조건을 만족하는 $C\text{ [\mu F]}$은? (단, 연산증폭기는 이상적이며 $R_{in} = R = 100\text{ [k}\Omega\text{]}$이다) 2019년 국가직 9급 전자공학개론 9번 OP-Amp 1차 능동 저역통과 필터 회로도
  • ①1
  • ②2
  • ③4
  • ④5
정답 및 해설 펼치기 (정답: ②번)
■ 1단계: 반전 1차 저역통과 필터(LPF)의 전달함수 $H(s)$ 유도 • 귀환 임피던스 $Z_f$는 저항 $R$과 커패시터 $C$($1/Cs$)의 병렬 연결입니다: $$Z_f = R \parallel \frac{1}{Cs} = \frac{R}{1 + sRC}$$ • 이상적인 연산증폭기의 가상 접지($V_- = 0\text{ V}$) 조건에 따른 전달함수: $$H(s) = \frac{V_{out}(s)}{V_{in}(s)} = -\frac{Z_f}{R_{in}} = -\frac{R/R_{in}}{1 + sRC}$$ • 문제 조건에서 $R_{in} = R$이므로: $$H(s) = -\frac{1}{1 + sRC} = -\frac{1/RC}{s + 1/RC}$$ ■ 2단계: 계수 비교를 통한 커패시턴스 $C$ 계산 • 주어진 전달함수 $H(s) = -\frac{5}{s + 5}$와 비교하면: $$\frac{1}{RC} = 5 \implies C = \frac{1}{5R}$$ • 저항값 $R = 100\text{ k}\Omega = 10^5\text{ }\Omega$ 대입: $$C = \frac{1}{5 \times 10^5\text{ }\Omega} = 2 \times 10^{-6}\text{ F} = 2\text{ }\mu\text{F}$$ ■ 최종 결과: • 조건을 만족하는 $C$의 값은 $2\text{ }\mu\text{F}$ (②번)
10번
다음 디지털 논리회로에서 출력 $Y = A + B$라고 할 때, $P_3, P_2, P_1, P_0$의 값은? 2019년 국가직 9급 전자공학개론 10번 멀티플렉서 논리회로도
  • ①1001
  • ②1011
  • ③1110
  • ④1101
정답 및 해설 펼치기 (정답: ③번)
■ 1단계: 멀티플렉서(MUX) 회로의 출력 논리식($Y$) 전개 • 4개의 AND 게이트와 1개의 OR 게이트로 구성된 $4 \times 1$ 멀티플렉서의 출력 논리식: $$Y = \bar{A}\bar{B}P_0 + \bar{A}BP_1 + A\bar{B}P_2 + ABP_3$$ ■ 2단계: 목표 논리식 $Y = A + B$의 최소항(Minterm) 전개 및 계수 비교 • 부울 대수의 기본 성질을 이용하여 $A + B$를 최소항의 합(SOP) 형식으로 전개합니다: $$A + B = A(B + \bar{B}) + (A + \bar{A})B = AB + A\bar{B} + \bar{A}B$$ • 1단계의 출력식과 항별 계수를 비교 매핑합니다: $$Y = \bar{A}\bar{B}(0) + \bar{A}B(1) + A\bar{B}(1) + AB(1)$$ • 따라서 각 입력단의 값은 다음과 같습니다: $$P_0 = 0, \quad P_1 = 1, \quad P_2 = 1, \quad P_3 = 1$$ ■ 3단계: $P_3, P_2, P_1, P_0$ 수열 구성 • 요구하는 순서대로 나열하면: $$P_3 P_2 P_1 P_0 = 1 1 1 0$$ ■ 최종 결과: • 올바른 입력값 조합은 $1110$ (③번)
11번
실효 전압 $10\text{ [V]}$의 교류전원에 $8\text{ }[\Omega]$의 저항과 $6\text{ }[\Omega]$의 유도 리액턴스를 직렬로 연결할 때, 유효전력[W]과 역률은?
  • ①유효전력: 6 W, 역률: 0.6
  • ②유효전력: 6 W, 역률: 0.8
  • ③유효전력: 8 W, 역률: 0.6
  • ④유효전력: 8 W, 역률: 0.8
정답 및 해설 펼치기 (정답: ④번)
■ 1단계: 직렬 합성 임피던스($Z$) 및 크기($|Z|$) 계산 • 저항 $R = 8\text{ }\Omega$과 유도 리액턴스 $X_L = 6\text{ }\Omega$의 직렬 임피던스: $$Z = R + jX_L = 8 + j6\text{ }\Omega$$ • 합성 임피던스의 크기: $$|Z| = \sqrt{R^2 + X_L^2} = \sqrt{8^2 + 6^2} = \sqrt{64 + 36} = 10\text{ }\Omega$$ ■ 2단계: 전체 전류의 실효값($I$) 및 역률($\cos\theta$) 계산 • 전원의 실효 전압이 $V = 10\text{ V}$이므로 회로에 흐르는 실효 전류: $$I = \frac{V}{|Z|} = \frac{10\text{ V}}{10\text{ }\Omega} = 1\text{ A}$$ • 회로의 역률(Power Factor): $$\cos\theta = \frac{R}{|Z|} = \frac{8\text{ }\Omega}{10\text{ }\Omega} = 0.8$$ ■ 3단계: 유효전력($P$) 계산 • 저항에서 소비되는 유효전력: $$P = I^2 R = (1\text{ A})^2 \times 8\text{ }\Omega = 8\text{ W}$$ • (또는 피상전력 $S = VI = 10\text{ V} \times 1\text{ A} = 10\text{ VA}$를 이용하여 $P = S \cos\theta = 10 \times 0.8 = 8\text{ W}$) ■ 최종 결과: • 유효전력 $8\text{ W}$, 역률 $0.8$ (④번)
12번
상승 에지에서 트리거 되는 D-플립플롭으로 구성된 다음 회로에서 $120\text{ [kHz]}$의 클록이 입력 A에 인가될 때, 출력 B의 주파수[kHz]는? (단, 플립플롭의 전파지연 시간은 무시한다) 2019년 국가직 9급 전자공학개론 12번 D 플립플롭 3단 분주회로도
  • ①15
  • ②40
  • ③120
  • ④360
정답 및 해설 펼치기 (정답: ①번)
■ 1단계: 토글 결선된 D 플립플롭의 분주 동작 원리 • 반전 출력단($\bar{Q}$)이 데이터 입력단($D$)으로 귀환 연결($D = \bar{Q}$)된 D 플립플롭은 클록의 상승 에지마다 상태가 반전되는 토글(T 플립플롭) 모드로 동작합니다. • 따라서 1개의 플립플롭 단을 통과할 때마다 출력 주파수는 입력 클록 주파수의 절반($1/2$)으로 낮아지는 2분주 회로가 됩니다. ■ 2단계: 다단 직렬 연결에 따른 전체 분주비 및 출력 주파수 계산 • 총 3개의 D 플립플롭이 직렬(Cascade)로 연결되어 리플 카운터 형태의 8분주($2^3 = 8$) 동작을 수행합니다. • 전체 분주비: $$\text{분주비} = 2 \times 2 \times 2 = 8$$ • 입력 클록 주파수($f_A = 120\text{ kHz}$)에 대한 최종 출력 주파수($f_B$): $$f_B = \frac{f_A}{8} = \frac{120\text{ kHz}}{8} = 15\text{ kHz}$$ ■ 최종 결과: • 출력 B의 주파수는 $15\text{ kHz}$ (①번)
13번
다음 정류기에 대한 설명 중 옳은 것은? 2019년 국가직 9급 전자공학개론 13번 커패시터 필터가 포함된 브리지 정류회로도
  • ①출력되는 파형은 음의 값을 갖는다.
  • ②다이오드 브리지회로를 통과한 파형의 주파수는 입력주파수보다 낮다.
  • ③입력신호의 반주기마다 신호를 출력하는 반파정류기(half-wave rectifier)이다.
  • ④부하저항 $R_L$에 커패시터 C가 병렬로 추가됨으로써 정류된 파형의 변동을 줄여 준다.
정답 및 해설 펼치기 (정답: ④번)
■ 1단계: 브리지 전파 정류 회로의 동작 원리 • 4개의 다이오드로 구성된 브리지 정류기는 입력 교류(AC) 전압의 양(+)의 반주기와 음(-)의 반주기 모두에서 부하 저항 $R_L$에 항상 동일한 방향의 전류를 흘려주는 전파 정류기(Full-wave Rectifier)입니다. (③번 옳지 않음) • 출력 전압은 항상 접지 기준 양(+)의 전위를 유지합니다. (①번 옳지 않음) • 입력 교류 주파수가 $f$일 때, 전파 정류 후의 리플 주파수는 2배인 $2f$가 되므로 입력 주파수보다 높아집니다. (②번 옳지 않음) ■ 2단계: 평활 커패시터($C$)의 역할 분석 (보기 ④ 판별) • 부하 저항 $R_L$과 병렬로 연결된 커패시터 $C$는 충전과 방전을 반복하는 평활(Smoothing) 필터 역할을 합니다. • 피크 전압 부근에서 충전된 후 전압이 하강할 때 방전하여 출력 전압의 리플(Ripple, 변동 폭)을 크게 줄이고 직류에 가깝게 유지시켜 줍니다. (④번 옳은 설명) ■ 최종 결과: • 옳은 설명은 ④번
14번
다음 회로에서 출력전압 $V_{out}\text{ [V]}$는? 2019년 국가직 9급 전자공학개론 14번 회로도
  • ①5
  • ②7.5
  • ③10
  • ④12.5
정답 및 해설 펼치기 (정답: ②번)
■ 1단계: 출력 노드($V_{out}$)에서의 KCL(마디 해석법) 설정 • 출력 단자 $V_{out}$ 노드로 유입/유출되는 전류의 총합은 0입니다: $$\frac{V_{out} - 10\text{ V}}{10\text{ k}\Omega} + \frac{V_{out} - 5\text{ V}}{10\text{ k}\Omega} = 0$$ ■ 2단계: 출력 전압($V_{out}$) 계산 • 양변에 공통 저항값인 $10\text{ k}\Omega$을 곱하여 정리합니다: $$(V_{out} - 10) + (V_{out} - 5) = 0$$ $$2V_{out} - 15 = 0$$ $$V_{out} = \frac{15}{2} = 7.5\text{ V}$$ • (또는 밀만의 정리 적용: $V_{out} = \frac{\frac{10}{10\text{ k}\Omega} + \frac{5}{10\text{ k}\Omega}}{\frac{1}{10\text{ k}\Omega} + \frac{1}{10\text{ k}\Omega}} = \frac{1 + 0.5}{0.1 + 0.1} = \frac{1.5}{0.2} = 7.5\text{ V}$) ■ 최종 결과: • 출력 전압 $V_{out}$은 $7.5\text{ V}$ (②번)
15번
그림과 같은 선형 시불변 시스템 $H_1, H_2, H_3$가 각각 임펄스 응답함수 $h_1(t), h_2(t), h_3(t)$를 갖는다고 할 때, 점선으로 표시한 등가시스템 H에 대한 설명으로 옳지 않은 것은? 2019년 국가직 9급 전자공학개론 15번 LTI 블록선도
  • ①시스템 H의 특성은 시간에 상관없이 일정한 특성을 나타낸다.
  • ②시스템 H의 임펄스 응답은 $h_1(t)h_2(t) + h_3(t)$이다.
  • ③시스템 H에 입력신호 $x(t-a)$를 인가하였을 때 어떠한 상수 $a$에 대해서도 출력은 $y(t-a)$로 나타낸다.
  • ④시스템 H에 입력신호를 $bx(t)$로 인가하였을 때 어떠한 상수 $b$에 대해서도 출력은 $by(t)$로 나타낸다.
정답 및 해설 펼치기 (정답: ②번)
■ 1단계: LTI(선형 시불변) 시스템의 기본 성질 검토 • 시불변성(Time-Invariance): - 시스템의 파라미터와 특성이 시간에 따라 변하지 않습니다. (①번 옳은 설명) - 입력 신호가 $a$만큼 시간 지연($x(t-a)$)되면, 출력 신호 또한 동일하게 $a$만큼 지연($y(t-a)$)되어 출력됩니다. (③번 옳은 설명) • 선형성(Linearity): - 중첩의 원리(동차성과 가산성)를 만족하므로 입력에 임의의 상수 $b$를 곱한 $bx(t)$를 인가하면 출력도 $b$배 된 $by(t)$가 됩니다. (④번 옳은 설명) ■ 2단계: 복합 LTI 시스템의 임펄스 응답($h(t)$) 유도 (보기 ② 판별) • LTI 시스템이 직렬(Cascade) 연결될 때의 전체 임펄스 응답은 각 시스템 임펄스 응답의 단순 곱이 아닌 합성곱(Convolution, $*$)으로 표현됩니다: $$h_{\text{cascade}}(t) = h_1(t) * h_2(t) = \int_{-\infty}^{\infty} h_1(\tau) h_2(t-\tau) d\tau$$ • 병렬(Parallel) 연결된 시스템의 임펄스 응답은 각 경로의 합이 됩니다: $$h(t) = h_1(t) * h_2(t) + h_3(t)$$ • 따라서 시스템 $H$의 임펄스 응답을 $h_1(t)h_2(t) + h_3(t)$로 단순 곱셈 표기한 것은 옳지 않습니다. (②번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ②번
16번
다음 회로의 기능과 커패시터 C의 역할을 바르게 연결한 것은? 2019년 국가직 9급 전자공학개론 16번 트랜지스터 기반 AM 변조기 회로도
  • ①기능: AM(Amplitude Modulation), C의 역할: 직류 차단
  • ②기능: AM(Amplitude Modulation), C의 역할: 고주파 신호 차단
  • ③기능: FM(Frequency Modulation), C의 역할: 고주파 신호 차단
  • ④기능: FM(Frequency Modulation), C의 역할: 직류 차단
정답 및 해설 펼치기 (정답: ①번)
■ 1단계: 회로의 변조 방식(기능) 분석 • 베이스 단자로 고주파 반송파(Carrier) 신호가 입력되고, 오디오 신호 변압기를 통해 전원 전압($V_{CC}$) 경로와 결합되어 컬렉터 전압을 변화시키는 구조입니다. • 입력 신호(오디오)의 진폭 변화에 따라 고주파 반송파 출력 신호의 포락선(진폭)이 변조되므로 **AM(Amplitude Modulation, 진폭 변조)** 회로에 해당합니다. ■ 2단계: 커패시터 C의 기능 규명 • 입력 신호원과 트랜지스터 베이스 단자 사이에 직렬로 연결된 커패시터 $C$는 교류 결합(AC Coupling) 커패시터입니다. • 소신호 교류 반송파 신호만을 통과시키고, 신호원과 트랜지스터 바이어스 회로 간의 직류 전위 간섭을 막아주는 **직류 차단(DC Blocking)** 역할을 수행합니다. ■ 3단계: 종합 판별 (보기 ① 판별) • 기능: AM(Amplitude Modulation) • 커패시터 C의 역할: 직류 차단 ■ 최종 결과: • 올바른 조합은 ①번
17번
PNP BJT소자가 활성영역에서 동작할 때, 베이스에 흐르는 전류를 구성하는 성분에 대한 설명으로 옳지 않은 것은?
  • ①이미터와 컬렉터에서 넘어온 전자들로 베이스의 남는 잉여 전자를 방출하기 위한 전자에 의한 전류
  • ②이미터 접합에 가해진 순방향 전압에 의해 베이스에서 이미터로 주입되는 전자에 의한 전류
  • ③베이스 중성영역을 확산에 의해 통과하는 동안 손실된 재결합 전류로서 베이스 단자에서 주입되는 전자에 의한 전류
  • ④컬렉터 공핍영역 내에서 열생성된 전자가 전계에 의해 드리프트(drift)되어 베이스로 공급되는 전자에 의한 전류
정답 및 해설 펼치기 (정답: ①번)
■ 1단계: 활성 영역에서 동작하는 PNP BJT의 캐리어 거동 분석 • 활성(Active) 영역 동작: 이미터-베이스(E-B) 접합은 순방향 바이어스, 컬렉터-베이스(C-B) 접합은 역방향 바이어스가 인가됩니다. • PNP 트랜지스터에서 P형 이미터의 다수 캐리어는 정공(Hole)이며, 순방향 접합을 통해 N형 베이스로 주입되는 주 캐리어 역시 정공입니다. • 베이스 단자 전류($I_B$)는 베이스 내부의 전자 균형을 맞추기 위한 미세한 전자 흐름으로 구성됩니다. ■ 2단계: 베이스 전류($I_B$)의 구성 성분 분석 • 베이스-이미터 주입 전자 전류: - E-B 접합 순방향 바이어스에 의해 N형 베이스 영역의 다수 캐리어인 전자가 P형 이미터 영역으로 역주입되는 성분입니다. (②번 옳은 설명) • 재결합 보충 전류: - 이미터에서 주입된 정공이 얇은 베이스 중성 영역을 확산하여 이동하는 동안 일부 전하가 베이스 내 전자와 재결합하여 소멸합니다. 이 손실된 전자를 보충하기 위해 외부 베이스 단자로부터 유입되는 전자 전류입니다. (③번 옳은 설명) • 역방향 열생성 드리프트 전류: - 역방향 바이어스된 C-B 접합 공핍층 내에서 열적으로 생성된 전자-정공 쌍(EHP) 중 전자가 내부 전계에 의해 베이스 영역으로 드리프트되어 공급되는 누설 성분입니다. (④번 옳은 설명) ■ 3단계: 오답 판별 (보기 ① 판별) • PNP 소자에서 이미터와 컬렉터의 다수 캐리어는 전자가 아니라 정공이므로, "이미터와 컬렉터에서 넘어온 전자들"이라는 설명은 물리적으로 성립하지 않습니다. (①번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ①번
18번
선형 시불변 시스템의 라플라스 영역 전달함수가 $H(s) = 2\pi s e^{-s}$이고 다음과 같은 $x(t) = \sin\left(\frac{\pi}{2}t\right)$가 입력신호로 인가될 때, 출력신호 $y(t)$로 옳은 것은? (단, 입력신호는 0초 이전부터 계속 인가되고 있다) 2019년 국가직 9급 전자공학개론 18번 입력 신호 파형 및 보기 파형도
  • ①보기 1번 파형
  • ②보기 2번 파형
  • ③보기 3번 파형
  • ④보기 4번 파형
정답 및 해설 펼치기 (정답: ①번)
■ 1단계: 전달함수 $H(s)$의 주파수 응답($s = j\omega$) 변환 • 입력 신호 $x(t) = \sin\left(\frac{\pi}{2}t\right)$의 각주파수는 $\omega = \frac{\pi}{2}\text{ rad/s}$입니다. • 시스템 전달함수 $H(s) = 2\pi s e^{-s}$에 $s = j\omega = j\frac{\pi}{2}$를 대입하여 주파수 응답 $H\left(j\frac{\pi}{2}\right)$를 구합니다: $$H\left(j\frac{\pi}{2}\right) = 2\pi \left(j\frac{\pi}{2}\right) e^{-j\frac{\pi}{2}} = j\pi^2 e^{-j\frac{\pi}{2}}$$ • 오일러 공식 및 복소수 극좌표 표현에 의해 $j = e^{j\frac{\pi}{2}}$이므로: $$H\left(j\frac{\pi}{2}\right) = e^{j\frac{\pi}{2}} \cdot \pi^2 e^{-j\frac{\pi}{2}} = \pi^2 e^{j 0} = \pi^2$$ ■ 2단계: 크기 및 위상각 분석 • 주파수 응답의 크기: $$\left|H\left(j\frac{\pi}{2}\right)\right| = \pi^2$$ • 주파수 응답의 위상각: $$\angle H\left(j\frac{\pi}{2}\right) = 0^\circ$$ ■ 3단계: 정상상태 출력 신호 $y(t)$ 계산 • 정상상태 출력 $y(t)$는 입력 신호의 진폭에 $\left|H(j\omega)\right|$를 곱하고 위상에 $\angle H(j\omega)$를 더해줍니다: $$y(t) = 1 \times \pi^2 \sin\left(\frac{\pi}{2}t + 0^\circ\right) = \pi^2 \sin\left(\frac{\pi}{2}t\right)$$ • 따라서 출력 신호는 입력 신호 $x(t)$와 완전히 동위상이며 진폭이 $\pi^2$인 정현파입니다. ■ 최종 결과: • 올바른 출력 신호는 ①번
19번
다음 그림 (가)의 회로에 그림 (나)의 신호가 인가될 때, 출력 $V_{out}$은? (단, 연산증폭기는 이상적이며 초기 $V_{out} = 10\text{ [V]}$이다) 2019년 국가직 9급 전자공학개론 19번 슈미트 트리거 회로 및 입력 램프파 신호 파형도
  • ①보기 1번 파형
  • ②보기 2번 파형
  • ③보기 3번 파형
  • ④보기 4번 파형
정답 및 해설 펼치기 (정답: ③번)
■ 1단계: 반전 슈미트 트리거 회로의 상한 임계 전압($V_{UT}$) 계산 • 입력 $V_{in}$이 반전 입력단자($-$)로 인가되는 반전 슈미트 트리거 회로입니다. • 비반전 입력단자($+$)의 기준 전위($V_+$)는 출력 전압 $V_{out}$이 두 저항($30\text{ k}\Omega, 10\text{ k}\Omega$)에 의해 분배되어 결정됩니다: $$V_+ = V_{out} \left(\frac{10\text{ k}\Omega}{10\text{ k}\Omega + 30\text{ k}\Omega}\right) = \frac{1}{4}V_{out}$$ • 초기 출력 전압이 $V_{out} = +10\text{ V}$로 주어졌으므로, 상태 반전을 유도하는 상한 임계 전압($V_{UT}$)은 다음과 같습니다: $$V_{UT} = \frac{1}{4} \times (+10\text{ V}) = +2.5\text{ V}$$ ■ 2단계: 입력 신호 $V_{in}(t)$의 시간 함수 및 반전 시점 계산 • 그림 (나)의 선형 램프파(Ramp waveform)는 $t = -10\text{ ms}$에서 $-10\text{ V}$, $t = 10\text{ ms}$에서 $+10\text{ V}$를 지나므로 기울기가 $1\text{ V/ms}$인 직선입니다: $$V_{in}(t) = 1 \times t\text{ [V]} \quad (t\text{의 단위: ms})$$ • 초기 $V_{out} = +10\text{ V}$인 상태에서 입력 전압이 점점 증가하여 $V_{in} > V_{UT}$($+2.5\text{ V}$)가 되는 순간 출력은 부(-)의 포화 전압인 $-10\text{ V}$로 반전됩니다: $$V_{in}(t) = +2.5\text{ V} \implies t = 2.5\text{ ms}$$ ■ 3단계: 출력 전압 천이 특성 판별 • $t = 2.5\text{ ms}$ 시점에서 출력 전압 $V_{out}$은 $+10\text{ V}$에서 $-10\text{ V}$로 급격히 천이합니다. ■ 최종 결과: • 올바른 출력 파형은 ③번
20번
다음 중 출력 Y의 논리식이 같은 논리회로만을 모두 고르면? 2019년 국가직 9급 전자공학개론 20번 논리회로 보기 도면
  • ①ㄱ, ㄴ
  • ②ㄱ, ㄴ, ㄷ
  • ③ㄱ, ㄷ, ㄹ
  • ④ㄱ, ㄴ, ㄷ, ㄹ
정답 및 해설 펼치기 (정답: ④번)
■ 1단계: 각 논리회로(ㄱ~ㄹ)의 출력 논리식($Y$) 유도 • ㄱ (기본 XOR 회로 구조): $$Y = A\bar{B} + \bar{A}B = A \oplus B$$ • ㄴ (XNOR 반전 회로 구조): $$Y = \overline{AB + \bar{A}\bar{B}} = \overline{AB} \cdot \overline{\bar{A}\bar{B}} = (\bar{A} + \bar{B})(A + B)$$ $$Y = \bar{A}A + \bar{A}B + A\bar{B} + \bar{B}B = A\bar{B} + \bar{A}B = A \oplus B$$ • ㄷ (NOR 기반 회로망): $$Y = \overline{(A + B)(\bar{A} + \bar{B})} = \overline{A + B} + \overline{\bar{A} + \bar{B}} = \bar{A}\bar{B} + AB$$ - 최종 출력을 반전 처리하여 정리하면: $$Y = \overline{AB + \bar{A}\bar{B}} = A\bar{B} + \bar{A}B = A \oplus B$$ • ㄹ (NAND 게이트 4개로 구성된 2입력 XOR 회로망): - 4개의 2입력 NAND 게이트로 구성된 표준 배타적 논리합(XOR) 구현 구조: $$Y = A \oplus B = A\bar{B} + \bar{A}B$$ ■ 2단계: 결과 비교 및 판별 • 유도 결과 ㄱ, ㄴ, ㄷ, ㄹ의 모든 회로가 동일한 2입력 XOR 논리식($Y = A\bar{B} + \bar{A}B$)을 출력합니다. • 따라서 출력 논리식이 같은 회로는 'ㄱ, ㄴ, ㄷ, ㄹ' 전체입니다. ■ 최종 결과: • 옳은 조합은 ④번