2017년 전자공학개론 (국가직)

■ 1단계: 주어진 입력 조건 확인 • 입력 변수 값: $X = 0, \quad Y = 1$ ■ 2단계: 각 보기별 회로의 출력($Z$) 계산 • ①번 회로: - AND 게이트 출력: $X \cdot Y = 0 \cdot 1 = 0$ - XNOR 게이트 출력: $Z = \overline{0 \oplus Y} = \overline{0 \oplus 1} = \overline{1} = 0$ • ②번 회로 (NOR 게이트): - 출력: $Z = \overline{X + Y} = \overline{0 + 1} = \overline{1} = 0$ • ③번 회로 (XNOR 게이트): - 출력: $Z = \overline{X \oplus Y} = \overline{0 \oplus 1} = \overline{1} = 0$ • ④번 회로: - 1단 XNOR(또는 XOR+NOT) 출력: $\overline{X \oplus Y} = \overline{0 \oplus 1} = 0$ - 2단 XOR 게이트 최종 출력: $Z = 0 \oplus Y = 0 \oplus 1 = 1$ ■ 최종 결과: • 출력 $Z = 1$을 만족하는 회로는 ④번

■ 1단계: 데시벨(dB) 단위의 전력 감소 비율 계산 • 전력 감쇄량 공식: $$\text{Gain [dB]} = 10 \log_{10}\left(\frac{P_{out}}{P_{in}}\right)$$ • 입력 전력이 $20\text{ dB}$ 감소하므로: $$-20 = 10 \log_{10}\left(\frac{P_{out}}{P_{in}}\right) \implies -2 = \log_{10}\left(\frac{P_{out}}{P_{in}}\right)$$ ■ 2단계: 전력 비율 및 출력 전력($P_{out}$) 계산 • 전력비 환산: $$\frac{P_{out}}{P_{in}} = 10^{-2} = \frac{1}{100} = 0.01$$ • 입력 전력 $P_{in} = 94\text{ W}$ 대입: $$P_{out} = 94\text{ W} \times 0.01 = 0.94\text{ W}$$ ■ 최종 결과: • 출력 신호의 전력은 $0.94\text{ W}$ (②번)

■ 1단계: 가상 단락(Virtual Short) 조건 적용 • 이상적인 연산증폭기의 특성에 따라 반전 단자와 비반전 단자의 전위가 같습니다: $$V_- = V_+ = V_1$$ ■ 2단계: 반전 입력 노드에서 키르히호프 전류 법칙(KCL) 적용 • 연산증폭기 내부로 유입되는 전류는 $0\text{ A}$이므로 노드 $V_-$에서 KCL을 적용합니다: $$\frac{V_- - V_2}{R} + \frac{V_- - V_o}{2R} = 0$$ ■ 3단계: 출력 전압($V_o$) 관계식 유도 • 양변에 $2R$을 곱하여 정리: $$2(V_- - V_2) + (V_- - V_o) = 0$$ $$3V_- - 2V_2 - V_o = 0 \implies V_o = 3V_- - 2V_2$$ • $V_- = V_1$을 대입: $$V_o = 3V_1 - 2V_2$$ ■ 최종 결과: • 관계식은 $V_o = 3 V_1 - 2 V_2$ (①번)

■ 1단계: 커패시터 $C_2$의 직류(DC) 동작 분석 • 커패시터 $C_2$는 이미터 저항 $R_4$와 병렬로 연결된 바이패스 커패시터(Bypass Capacitor)입니다. • 직류 해석 시 커패시터는 개방(Open) 상태가 되므로, $C_2$가 추가되어도 직류 바이어스 및 출력 $V_o$의 직류 전압에는 영향을 주지 않습니다 (①, ②번 옳지 않음). ■ 2단계: 교류(AC) 중간 주파수 대역 동작 분석 • 중간 주파수 대역에서 커패시터 $C_2$는 단락(Short) 상태로 동작하여 이미터 저항 $R_4$를 교류적으로 우회(바이패스)시킵니다. • 이미터 단자가 소신호 접지로 연결되어 저항 $R_4$에 의한 교류 부귀환이 제거됩니다. ■ 3단계: 소신호 전압 이득 비교 • 바이패스 커패시터 $C_2$가 없을 때의 전압 이득: $$|A_v| \approx \frac{R_3}{r_e + R_4}$$ • 바이패스 커패시터 $C_2$가 있을 때의 전압 이득: $$|A_v| \approx \frac{R_3}{r_e}$$ • 분모의 저항 $R_4$가 제거되므로 중간 주파수 영역에서 전압 이득의 크기가 크게 증가합니다 (④번 옳은 설명). ■ 최종 결과: • 중간 주파수 영역에서 전압이득의 크기가 증가한다 (④번)

■ 1단계: DTL 회로의 기본 동작 구조 • DTL(Diode-Transistor Logic) 회로는 입력단 다이오드들과 출력단 BJT로 구성됩니다. • 입력 $X, Y$의 전압 레벨: 논리 1은 $5\text{ V}$, 논리 0은 $0\text{ V}$(접지) ■ 2단계: 입력 조합에 따른 회로 동작 분석 • 입력 $X$ 또는 $Y$ 중 하나라도 0($0\text{ V}$)인 경우: - 해당 입력 다이오드가 도통(ON)되어 노드 전위가 약 $0.7\text{ V}$로 클램핑됩니다. - 베이스 다이오드와 BJT를 직렬로 켜기 위한 임계 전압(약 $1.4\text{ V}$)에 미치지 못하므로 BJT는 차단(OFF)됩니다. - 따라서 출력 $Z$는 풀업 저항 $R_2$를 통해 $V_{CC}$($5\text{ V}$, 논리 1)가 됩니다. • 모든 입력 $X, Y$가 1($5\text{ V}$)인 경우: - 입력 다이오드들이 모두 역방향 바이어스로 차단(OFF)됩니다. - 전류가 $R_1$을 통해 베이스로 공급되어 BJT가 포화(ON)됩니다. - 따라서 출력 $Z$는 접지 전위($V_{CE(\text{sat})} \approx 0.2\text{ V}$, 논리 0)가 됩니다. ■ 3단계: 논리 게이트 판정 • 입력이 모두 1일 때만 출력이 0이 되고, 그 외의 경우에는 출력이 1이 되므로 NAND 게이트의 동작과 일치합니다. ■ 최종 결과: • 논리 게이트의 종류는 NAND (③번)

■ 1단계: 전달컨덕턴스($g_m$)의 정의 • 소신호 전달컨덕턴스는 게이트-소스 전압 변화에 대한 드레인 전류의 변화율로 정의됩니다: $$g_m = \frac{\partial I_D}{\partial V_{GS}}$$ ■ 2단계: 드레인 전류 수식 미분 • 주어진 $I_D$ 식을 $V_{GS}$에 대해 미분합니다: $$\frac{dI_D}{dV_{GS}} = \frac{d}{dV_{GS}} \left[ 9 + 19(V_{GS} - 1) + 10(V_{GS} - 1)^2 \right]$$ $$g_m = 19 + 20(V_{GS} - 1)\text{ mA/V}$$ ■ 3단계: 주어진 동작점 대입 • $V_{GS} = 1\text{ V}$를 대입하여 계산: $$g_m = 19 + 20(1 - 1) = 19\text{ mA/V}$$ ■ 최종 결과: • 소신호 모델 전달컨덕턴스는 19 mA/V (③번)

■ 1단계: 병렬 클리퍼 분로의 동작 구조 분석 • 첫 번째 분로: 제너 다이오드($V_{Z1} = 5\text{ V}$), 직렬 $2\text{ V}$ 직류 전원, 아래 방향 일반 다이오드로 구성 • 두 번째 분로: 제너 다이오드($V_{Z2} = 5\text{ V}$), 직렬 $2\text{ V}$ 직류 전원, 위 방향 일반 다이오드로 구성 ■ 2단계: 입력 전압 극성에 따른 출력 제한값(클리핑 레벨) 도출 • 입력 전압 $V_i$가 양(+)의 반주기일 때: - 첫 번째 분로의 일반 다이오드가 도통(ON)되고, $V_i$가 상승하여 제너 항복 전압과 직렬 전원의 합에 도달하면 제너 다이오드가 항복 영역에서 동작합니다. - 이에 따라 출력의 상한값은 다음과 같이 제한됩니다: $$V_{o,\text{max}} = V_{Z1} + 2\text{ V} = 5\text{ V} + 2\text{ V} = 7\text{ V}$$ • 입력 전압 $V_i$가 음(-)의 반주기일 때: - 두 번째 분로의 일반 다이오드가 도통(ON)되고, 출력 전압이 $-2\text{ V}$ 이하로 떨어지면 해당 분로를 통해 전압이 고정됩니다. - 이에 따라 출력의 하한값은 다음과 같이 제한됩니다: $$V_{o,\text{min}} = -2\text{ V}$$ ■ 3단계: 출력 파형 매칭 • 출력 전압 $V_o$는 최댓값 $7\text{ V}$, 최솟값 $-2\text{ V}$ 범위로 클리핑된 파형을 나타냅니다. ■ 최종 결과: • 올바른 출력 전압 파형은 ②번

■ 1단계: 대역통과필터(BPF)의 주파수 극한 조건 • 대역통과필터는 저주파($\omega \to 0$)와 고주파($\omega \to \infty$) 대역의 신호를 차단($V_o \to 0$)하고, 중간 공진주파수 영역의 신호만 통과시키는 필터입니다. ■ 2단계: 각 보기 회로의 주파수 응답 분석 • ㄴ 회로 (출력단 병렬 LC 회로): - 저주파($\omega \to 0$)에서 인덕터 $L$이 단락되어 $V_o \to 0$ - 고주파($\omega \to \infty$)에서 커패시터 $C$가 단락되어 $V_o \to 0$ - 공진주파수($\omega_0 = 1/\sqrt{LC}$)에서 병렬 임피던스가 무한대가 되어 출력이 최대로 전달되므로 BPF 특성을 만족합니다. • ㄹ 회로 (입력단 직렬 LC 회로): - 저주파($\omega \to 0$)에서 커패시터 $C$가 개방되어 신호 차단 ($V_o \to 0$) - 고주파($\omega \to \infty$)에서 인덕터 $L$이 개방되어 신호 차단 ($V_o \to 0$) - 공진주파수($\omega_0 = 1/\sqrt{LC}$)에서 직렬 LC 임피던스가 $0$이 되어 출력이 저항에 온전히 전달되므로 BPF 특성을 만족합니다. ■ 3단계: ㄱ, ㄷ 회로의 필터 특성 • ㄱ 회로는 저주파를 차단하고 고주파를 통과시키는 고역통과필터(HPF)입니다. • ㄷ 회로는 대역통과 조건을 만족하지 않습니다. ■ 최종 결과: • 대역통과필터 특성을 보이는 회로는 ㄴ, ㄹ (④번)

■ 1단계: RLC 직렬회로의 공진 조건 • 공진주파수 $f_o$ ($\omega_o = 2\pi f_o$)에서 유도 리액턴스와 용량 리액턴스의 크기가 같습니다: $$\omega_o L = \frac{1}{\omega_o C}$$ ■ 2단계: $2f_o$ 주파수 인가 시의 총 리액턴스 계산 • 인가 주파수가 2배($\omega = 2\omega_o$)가 되었을 때의 리액턴스 변화: - 유도 리액턴스: $X_L = 2\omega_o L$ - 용량 리액턴스: $X_C = \frac{1}{2\omega_o C} = \frac{1}{2}\omega_o L$ • 회로의 총 리액턴스 크기 $X_{\text{total}}$: $$X_{\text{total}} = |X_L - X_C| = 2\omega_o L - \frac{1}{2}\omega_o L = \frac{3}{2}\omega_o L$$ ■ 3단계: 선택도($Q_o$) 산출 • 총 리액턴스가 저항의 15배라는 조건 적용: $$\frac{3}{2}\omega_o L = 15R \implies \omega_o L = 10R$$ • 직렬 공진 회로의 선택도(Quality Factor) 정의식을 적용: $$Q_o = \frac{\omega_o L}{R} = \frac{10R}{R} = 10$$ ■ 최종 결과: • 회로의 선택도 $Q_o$는 10 (②번)

■ 1단계: 도선의 치수 변화에 따른 저항($R$) 변화율 계산 • 고유저항 $\rho$, 길이 $L$, 단면적 $A$를 갖는 도선의 저항 공식: $$R = \rho \frac{L}{A}$$ • 원형 도선 단면의 지름이 2배가 되면 단면적은 4배($A' = 4A$)가 되고, 길이는 절반($L' = L/2$)이 되므로 변화된 저항 $R'$는 다음과 같습니다: $$R' = \rho \frac{\frac{1}{2}L}{4A} = \frac{1}{8}\left(\rho \frac{L}{A}\right) = \frac{1}{8}R$$ ■ 2단계: 동일 전압 인가 시 발열량(소비전력 $P$) 계산 • 동일 전압 $V$ 조건에서 저항에 의한 소비전력 공식: $$P = \frac{V^2}{R}$$ • 저항이 $1/8$배가 되었을 때의 발열량 $P'$: $$P' = \frac{V^2}{R'} = \frac{V^2}{\frac{1}{8}R} = 8 \times \frac{V^2}{R} = 8P$$ • 초기 발열량 $P = 1\text{ kW}$를 대입: $$P' = 8 \times 1\text{ kW} = 8\text{ kW}$$ ■ 최종 결과: • 변경된 발열선에 동일 전압을 인가했을 때의 발열량은 8 kW (③번)

■ 1단계: 주어진 부울 대수식의 간소화 • 주어진 논리식을 공통 인수로 묶어 간략화합니다: $$F(W, X, Y) = \bar{W}XY + W\bar{X} + WXY$$ $$F = (\bar{W}XY + WXY) + W\bar{X}$$ $$F = (\bar{W} + W)XY + W\bar{X}$$ • 보수 법칙($\bar{W} + W = 1$)을 적용: $$F = XY + W\bar{X}$$ ■ 2단계: 출력이 1($F = 1$)이 되는 입력 조합 분석 • $XY = 1$ 조건: $X = 1, Y = 1$인 경우 ($W$는 0 또는 1) - $(W, X, Y) = (0, 1, 1), (1, 1, 1)$ 일 때 $F = 1$ • $W\bar{X} = 1$ 조건: $W = 1, X = 0$인 경우 ($Y$는 0 또는 1) - $(W, X, Y) = (1, 0, 0), (1, 0, 1)$ 일 때 $F = 1$ ■ 3단계: 진리표 값 비교 • 입력 조합별 출력 $F$ 값: - $(0, 0, 0) \to 0$ - $(0, 0, 1) \to 0$ - $(0, 1, 0) \to 0$ - $(0, 1, 1) \to 1$ - $(1, 0, 0) \to 1$ - $(1, 0, 1) \to 1$ - $(1, 1, 0) \to 0$ - $(1, 1, 1) \to 1$ • 이 출력을 만족하는 것은 ①번 진리표입니다. ■ 최종 결과: • 올바른 진리표는 ①번

■ 1단계: 하강 에지 트리거 D 플립플롭의 특성 • 클록(CLK) 신호가 High에서 Low로 떨어지는 하강 에지(Falling Edge) 시점의 입력 데이터 $D$ 값이 출력 $Q$에 저장되어 다음 하강 에지까지 유지됩니다. • 초기 조건: $Q = 0$ ■ 2단계: 클록 하강 에지 시점별 입력 및 출력 상태 추적 • 첫 번째 하강 에지: 입력 $D = 1$ 이므로 출력 $Q = 1$로 전이 • 두 번째 하강 에지: 입력 $D = 0$ 이므로 출력 $Q = 0$으로 전이 • 세 번째 하강 에지: 입력 $D = 1$ 이므로 출력 $Q = 1$로 전이 • 네 번째 하강 에지: 입력 $D = 1$ 이므로 출력 $Q = 1$ 상태 유지 • 다섯 번째 하강 에지: 입력 $D = 0$ 이므로 출력 $Q = 0$으로 전이 ■ 3단계: 파형 매칭 • 해당 상태 전이를 정확히 나타낸 타이밍도는 ①번입니다. ■ 최종 결과: • 올바른 출력 파형은 ①번

■ 1단계: 신호 변조(Modulation)의 필요성 분석 • 변조는 저주파 기저대역(Baseband) 신호를 고주파 반송파(Carrier)에 실어 전송하는 기술입니다. ■ 2단계: 보기별 항목 검토 • ㄱ. 안테나의 길이를 축소할 수 있다 (옳은 설명): - 안테나의 적정 길이는 파장($\lambda = c/f$)에 비례하므로, 고주파 변조를 통해 주파수 $f$를 높이면 파장이 짧아져 안테나 크기를 획기적으로 줄일 수 있습니다. • ㄴ. 채널에 유입되는 잡음을 줄일 수 있다 (옳은 설명): - 저주파 대역의 잡음 밀집 구역을 피해 주파수 대역을 이동시키고 대역 통과 필터링을 적용함으로써 잡음의 영향을 줄일 수 있습니다. • ㄷ. 다중 통신이 가능하다 (옳은 설명): - 주파수분할다중화(FDM) 등을 이용하여 서로 다른 반송 주파수를 할당함으로써 하나의 전송 매체로 여러 신호를 동시에 전송할 수 있습니다. • ㄹ. 주파수 효율을 높일 수 있다 (옳은 설명): - QAM, OFDM 등 다양한 디지털 변조 기법을 통해 한정된 주파수 대역폭 내에서 전송 데이터 전송률을 높일 수 있습니다. ■ 최종 결과: • 변조의 이유로 옳은 것은 ㄱ, ㄴ, ㄷ, ㄹ (④번)

■ 1단계: MOSFET 소자 구조 판별 • p형 기판(p-substrate) 내부의 n-well에 고농도 $p^+$ 소스와 드레인이 형성된 구조는 P채널 MOSFET(PMOS)입니다. • 게이트 전압이 인가되어 형성되는 반전층 채널을 통해 이동하는 다수 캐리어는 정공(Hole)입니다. ■ 2단계: 보기별 정오 판별 • ①번: PMOS에서 전류를 형성하는 주요 반송자는 전자가 아니라 정공입니다. (①번 옳지 않음) • ②번: MOSFET의 선형 및 포화 영역 전류는 드레인-소스 간 전기장에 의한 캐리어의 드리프트(Drift) 현상으로 흐릅니다. (옳은 설명) • ③번: n-well 내 $p^+$ 접합으로 이루어진 P채널 증가형 MOSFET 구조입니다. (옳은 설명) • ④번: n-well 공정을 적용한 PMOS는 p-substrate 상의 NMOS와 함께 CMOS 회로를 구성하는 핵심 소자입니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ①번

■ 1단계: PCM(펄스 부호 변조)의 변환 과정 • PCM은 아날로그 신호를 표본화(Sampling) $\to$ 양자화(Quantization) $\to$ 부호화(Encoding) 과정을 거쳐 디지털 신호로 변환합니다. (①번 옳은 설명) ■ 2단계: 양자화 레벨 수와 양자화 오차의 관계 (보기 ② 검토) • 양자화 레벨 수($L = 2^n$)가 증가할수록 신호 진폭을 나누는 양자화 계단 간격(Step Size, $\Delta$)이 좁아집니다: $$\Delta = \frac{V_{\text{max}} - V_{\text{min}}}{L}$$ • 계단 간격이 좁아지면 아날로그 원래 신호와 양자화된 값 사이의 차이인 최대 양자화 오차($\pm \Delta / 2$) 및 양자화 잡음 전력이 감소합니다. • 따라서 "양자화 레벨 수가 증가하면 양자화 오차가 늘어난다"는 설명은 옳지 않습니다. (②번 옳지 않음) ■ 3단계: 디지털 전송의 특성 검토 • 디지털 신호 방식은 재생 중계기(Regenerative Repeater)를 사용하여 왜곡된 펄스를 원형 복원할 수 있으므로 아날로그 방식에 비해 잡음 및 왜곡에 강합니다. (③, ④번 옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 555 타이머 비안정 멀티바이브레이터의 충·방전 시간 분석 • 커패시터 충전 시간 (출력 High 지속 시간 $T_1$): $$T_1 \approx 0.7(R_1 + R_2)C_{\text{ext}}$$ • 커패시터 방전 시간 (출력 Low 지속 시간 $T_2$): $$T_2 \approx 0.7 R_2 C_{\text{ext}}$$ ■ 2단계: 듀티 사이클(Duty Cycle) 공식 유도 • 한 주기 $T = T_1 + T_2$ 동안 High 상태가 유지되는 비율($D$): $$D = \frac{T_1}{T_1 + T_2} \times 100\% = \frac{R_1 + R_2}{R_1 + 2R_2} \times 100\%$$ ■ 3단계: 소자 값 대입 및 계산 • 주어진 저항값($R_1 = 5\text{ k}\Omega, R_2 = 10\text{ k}\Omega$) 대입: $$D = \frac{5\text{ k}\Omega + 10\text{ k}\Omega}{5\text{ k}\Omega + 2(10\text{ k}\Omega)} \times 100\% = \frac{15}{25} \times 100\% = 60\%$$ ■ 최종 결과: • 출력신호 $V_o$에 대한 듀티 사이클은 60% (①번)

■ 1단계: 포화 영역 MOSFET 드레인 전류 수식 • 포화 영역에서 N채널 MOSFET의 드레인 전류 공식: $$I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS} - V_{th})^2$$ - $\mu_n$: 전자 이동도 - $C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$: 단위 면적당 산화막 커패시턴스 ($\epsilon_{ox}$: 유전율, $t_{ox}$: 산화막 두께) - $W, L$: 채널 폭 및 채널 길이 (전극 간격) ■ 2단계: 드레인 전류 증가 조건 검토 (보기 판별) • ①번: 산화막 두께 $t_{ox}$를 줄이면 $C_{ox}$가 증가하여 드레인 전류 $I_D$가 증가합니다. (①번 옳은 방법) • ②번: 전극 간격(채널 길이 $L$)을 길게 하면 $I_D$는 반비례하여 감소합니다. • ③번: 유전율 $\epsilon_{ox}$이 낮아지면 $C_{ox}$가 작아져 $I_D$가 감소합니다. • ④번: 전자 이동도 $\mu_n$가 낮아지면 $I_D$가 감소합니다. ■ 최종 결과: • 더 많은 드레인 전류를 얻는 방법은 ①번

■ 1단계: 비반전 및 반전 단자 전위 확인 • 비반전 단자($V_+$)에 제너 다이오드가 연결되어 있으므로: $$V_+ = V_Z = 2.5\text{ V}$$ • 가상 단락(Virtual Short) 조건에 의해 반전 단자 전위도 동일합니다: $$V_- = V_+ = 2.5\text{ V}$$ ■ 2단계: 피드백 회로망의 전압 분배 관계 분석 • 출력 전압 $V_o$가 직렬 연결된 두 개의 $4.7\text{ k}\Omega$ 저항에 분배되어 반전 단자($V_-$)에 인가됩니다: $$V_- = V_o \times \frac{4.7\text{ k}\Omega}{4.7\text{ k}\Omega + 4.7\text{ k}\Omega} = \frac{1}{2}V_o$$ ■ 3단계: 출력 전압($V_o$) 계산 • $V_- = 2.5\text{ V}$를 대입하여 정리: $$2.5\text{ V} = \frac{1}{2}V_o \implies V_o = 5\text{ V}$$ ■ 최종 결과: • 출력전압 $V_o$는 5 V (③번)

■ 1단계: 컬렉터 피드백 바이어스 회로 해석 • 컬렉터-베이스 귀환 저항 $R_B = 70\text{ k}\Omega$, 컬렉터 부하 저항 $R_C = 0.3\text{ k}\Omega$, 전원 전압 $V_{CC} = 10.7\text{ V}$ • 베이스-이미터 접합 전압 $V_{BE} = 0.7\text{ V}$, 전류 이득 $\beta = 100$ ■ 2단계: KVL을 통한 동작점 컬렉터 전류($I_{CQ}$) 유도 • 공급 전원에서 베이스 루프를 따라 폐회로 방정식을 적용합니다: $$V_{CC} = (I_C + I_B)R_C + I_B R_B + V_{BE}$$ • $I_C = \beta I_B \implies I_B = \frac{I_C}{\beta}$를 대입하여 정리: $$V_{CC} - V_{BE} = I_C \left( \frac{\beta + 1}{\beta} R_C + \frac{R_B}{\beta} \right) \approx I_C \left( R_C + \frac{R_B}{\beta} \right)$$ $$I_{CQ} = \frac{V_{CC} - V_{BE}}{R_C + \frac{R_B}{\beta}}$$ ■ 3단계: 수치 대입 및 계산 • 주어진 수치를 대입: $$I_{CQ} = \frac{10.7\text{ V} - 0.7\text{ V}}{0.3\text{ k}\Omega + \frac{70\text{ k}\Omega}{100}} = \frac{10\text{ V}}{0.3\text{ k}\Omega + 0.7\text{ k}\Omega} = \frac{10\text{ V}}{1.0\text{ k}\Omega} = 10\text{ mA}$$ ■ 최종 결과: • 동작점 컬렉터 전류 $I_{CQ}$는 10 mA (③번)

■ 1단계: 출력단 병렬 임피던스($Z_p$) 계산 • 출력단에 병렬 연결된 저항 $R_2$와 커패시터 $C$의 합성 임피던스: $$Z_p = R_2 \parallel \frac{1}{j\omega C} = \frac{R_2 \cdot \frac{1}{j\omega C}}{R_2 + \frac{1}{j\omega C}} = \frac{R_2}{1 + j\omega R_2 C}$$ ■ 2단계: 전압 분배 법칙을 통한 주파수 전달함수 유도 • 입력 전압 $V_i$와 출력 전압 $V_o$의 관계: $$\frac{V_o}{V_i}(\omega) = \frac{Z_p}{R_1 + Z_p}$$ • 구한 $Z_p$를 대입: $$\frac{V_o}{V_i}(\omega) = \frac{\frac{R_2}{1 + j\omega R_2 C}}{R_1 + \frac{R_2}{1 + j\omega R_2 C}}$$ ■ 3단계: 전달함수 식 정리 • 분모와 분자에 $(1 + j\omega R_2 C)$를 곱하여 정리: $$\frac{V_o}{V_i}(\omega) = \frac{R_2}{R_1(1 + j\omega R_2 C) + R_2} = \frac{R_2}{R_1 + R_2 + j\omega R_1 R_2 C}$$ ■ 최종 결과: • 주파수 전달함수는 $\frac{R_2}{R_1 + R_2 + j\omega R_1 R_2 C}$ (④번)