2016년 전자공학개론 (국가직)

■ 1단계: 각 보기의 논리식 전개 및 연산 특성 분석 • ①번 식: $\bar{A}\bar{B} + AB$ - 두 입력의 상태가 서로 일치할 때 출력이 1이 되는 대표적인 XNOR(배타적 부정 논리합) 식입니다. • ②번 식: $\overline{A \oplus B}$ - XOR 연산의 부정으로, XNOR 연산의 기본 표현식입니다. • ③번 식: $(\bar{A} + B)(A + \bar{B})$ - 분배 법칙을 적용하여 전개: $$(\bar{A} + B)(A + \bar{B}) = \bar{A}A + \bar{A}\bar{B} + BA + B\bar{B}$$ - 동일 변수와 보수의 곱은 0이므로 ($\bar{A}A = 0$, $B\bar{B} = 0$): $$(\bar{A} + B)(A + \bar{B}) = \bar{A}\bar{B} + AB$$ - 이는 XNOR 연산과 동일합니다. • ④번 식: $A\bar{B} + \bar{A}B$ - 두 입력의 상태가 서로 다를 때 출력이 1이 되는 XOR(배타적 논리합) 식입니다 ($A \oplus B$). ■ 2단계: 최종 판별 • ①, ②, ③번 식은 모두 동일한 XNOR 논리식을 나타내며, ④번 식만 유일하게 XOR 논리식입니다. ■ 최종 결과: • 나머지 셋과 다른 논리식은 ④번

■ 1단계: pn 접합의 기본 동작 원리 • pn 접합은 접합면 부근에서 다수 캐리어의 확산과 공핍 영역(Depletion Region) 내 고정 이온 전하들의 내부 전위 장벽이 상호 작용하며 동작합니다. ■ 2단계: 보기별 물리적 거동 검토 • ①번: 순방향 바이어스는 외부 전계가 내부 전위 장벽을 낮추어 다수 캐리어의 확산 전류를 크게 증가시킵니다. (옳은 설명) • ②번: 역방향 바이어스를 인가하면 전위 장벽이 높아져 p 영역의 정공이 n 영역으로 넘어가는 확산 흐름은 차단되어 거의 0으로 감소합니다. (②번 옳지 않음) • ③번: 역방향 전계는 캐리어를 접합면 반대편으로 끌어당기므로 공핍 영역의 폭이 확장됩니다. (옳은 설명) • ④번: 열평형 상태에서도 캐리어의 초기 확산으로 인해 접합부에 고정 이온으로 이루어진 공핍 영역이 형성됩니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 회로 구성을 통한 입력 식 $J$, $K$ 정의 • 회로 논리 접속 구조 분석: - OR 게이트 출력 $(X + Y)$와 인버터 출력 $\bar{Y}$가 AND 게이트를 거쳐 J 단자로 입력: $$J = (X + Y) \cdot \bar{Y}$$ - 인버터 출력 $\bar{Y}$가 직접 K 단자로 입력: $$K = \bar{Y}$$ ■ 2단계: 첫 번째 입력 $XY = 11$에 따른 상태 천이 (초기 $Q = 1$) • $X = 1, Y = 1$ 대입: $$J = (1 + 1) \cdot \bar{1} = 1 \cdot 0 = 0$$ $$K = \bar{1} = 0$$ • $J = 0, K = 0$은 유지(Hold) 모드이므로 $Q = 1$이 유지됩니다. ($1 \to 1$) ■ 3단계: 두 번째 입력 $XY = 10$에 따른 상태 천이 (현재 $Q = 1$) • $X = 1, Y = 0$ 대입: $$J = (1 + 0) \cdot \bar{0} = 1 \cdot 1 = 1$$ $$K = \bar{0} = 1$$ • $J = 1, K = 1$은 토글(Toggle) 모드이므로 출력이 반전되어 $Q = 0$이 됩니다. ($1 \to 0$) ■ 최종 결과: • Q의 상태 변화는 $1 \to 1 \to 0$ (③번)

■ 1단계: 1단 반전증폭기 전압이득($A_{v1}$) 계산 • 입력저항 $2\text{ k}\Omega$, 피드백 저항 $5\text{ k}\Omega$을 갖는 반전증폭기의 전압이득: $$A_{v1} = -\frac{5\text{ k}\Omega}{2\text{ k}\Omega} = -2.5$$ ■ 2단계: 2단 반전증폭기 전압이득($A_{v2}$) 식 유도 • 입력저항 $R_1$, 피드백 저항 $100\text{ }\Omega$을 갖는 반전증폭기의 전압이득: $$A_{v2} = -\frac{100\text{ }\Omega}{R_1}$$ ■ 3단계: 전체 전압이득 조건 적용 및 $R_1$ 계산 • 2단 종속 증폭기의 전체 전압이득 크기: $$|A_v| = |A_{v1} \cdot A_{v2}| = \left|(-2.5) \cdot \left(-\frac{100}{R_1}\right)\right| = \frac{250}{R_1}$$ • 전체 전압이득의 절댓값이 10이어야 하므로: $$\frac{250}{R_1} = 10 \implies R_1 = 25\text{ }\Omega$$ ■ 최종 결과: • 저항 $R_1$의 값은 $25\text{ }\Omega$ (④번)

■ 1단계: 차동 증폭기(Differential Amplifier)의 동작 원리 • 차동 증폭기는 두 입력 신호의 차이($v_d = v_1 - v_2$)를 증폭하여 출력하는 회로입니다: $$v_o = A_d (v_1 - v_2) + A_c \left(\frac{v_1 + v_2}{2}\right)$$ • 두 입력의 차이 전압($v_d$)에 비례하여 출력이 변동하므로, "두 입력 차이에 상관없이 출력을 일정하게 만든다"는 설명은 증폭기의 기본 동작 특성에 위배됩니다. (③번 옳지 않음) ■ 2단계: 보기별 특성 검토 • ①번: 두 입력 단자에 동일하게 인가되는 공통 모드 잡음(Common-mode noise)은 차동 구조에 의해 상쇄 제거됩니다. (옳은 설명) • ②번: 이상적인 차동 증폭기는 공통 모드 이득이 $A_c = 0$이므로, 동상신호제거비(CMRR)는 무한대입니다: $$\text{CMRR} = \left|\frac{A_d}{A_c}\right| = \frac{A_d}{0} \to \infty$$ (옳은 설명) • ④번: 두 입력 간의 오프셋을 최소화하고 높은 CMRR을 얻기 위해 특성이 동일한 2개의 트랜지스터를 대칭 구조로 배치합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 카르노맵의 1의 분포에 따른 4칸 묶음 구성 • 2행 전체(가로 4칸 묶음): $AB = 01$ 영역이므로 $\bar{A}B$ • 2열 전체(세로 4칸 묶음): $CD = 01$ 영역이므로 $\bar{C}D$ • 중앙 2x2 정사각형 4칸 묶음: $B = 1, D = 1$이 공통이므로 $BD$ • 행(01, 11)과 열(00, 01)에 걸친 4칸 묶음: $B = 1, C = 0$이 공통이므로 $B\bar{C}$ ■ 2단계: 필수 주항 결합을 통한 논리식 도출 • 위에서 추출한 4개의 주항을 OR 연산으로 묶어 식을 완성합니다: $$F = \bar{A}B + \bar{C}D + BD + B\bar{C} = \bar{A}B + B\bar{C} + BD + \bar{C}D$$ ■ 최종 결과: • 올바르게 간략화된 논리식은 ①번

■ 1단계: 전압 및 전류 파형 분석과 각주파수($\omega$) 도출 • 전압 최댓값: $V_m = 10\text{ V}$ • 전류 최댓값: $I_m = 7.07\text{ A} \approx 5\sqrt{2}\text{ A}$ • 주기 $T = \frac{1}{50}\text{ s}$이므로 주파수 $f = 50\text{ Hz}$ • 각주파수: $$\omega = 2\pi f = 2\pi \times 50 = 100\pi \approx 314.16\text{ rad/s}$$ ■ 2단계: 임피던스 크기($|Z|$) 및 위상차($\theta$) 계산 • 직렬 회로의 합성 임피던스 크기: $$|Z| = \frac{V_m}{I_m} = \frac{10\text{ V}}{5\sqrt{2}\text{ A}} = \sqrt{2} \approx 1.414\text{ }\Omega$$ • 시간차 $\Delta t = \frac{1}{400}\text{ s}$에 따른 위상차: $$\theta = \omega \Delta t = (100\pi) \times \frac{1}{400} = \frac{\pi}{4}\text{ rad} = 45^\circ$$ ■ 3단계: 저항($R$) 및 인덕턴스($L$) 계산 • 저항 $R$: $$R = |Z| \cos\theta = \sqrt{2} \cos(45^\circ) = \sqrt{2} \times \frac{1}{\sqrt{2}} = 1\text{ }\Omega$$ • 유도 리액턴스 $X_L$: $$\omega L = |Z| \sin\theta = \sqrt{2} \sin(45^\circ) = 1\text{ }\Omega$$ • 인덕턴스 $L$: $$L = \frac{1}{\omega} = \frac{1}{100\pi}\text{ H} \approx 3.183\text{ mH} \approx 3.2\text{ mH}$$ ■ 최종 결과: • $R = 1\text{ }\Omega, \quad L = 3.2\text{ mH}$ (②번)

■ 1단계: 풀다운 네트워크(PDN, NMOS) 동작식 분석 • 접지(GND)와 출력단 사이의 NMOS 연결 관계: - 입력 $A$와 $B$가 연결된 두 NMOS는 직렬(AND) 연결: $A \cdot B$ - 이 직렬쌍이 입력 $C$가 연결된 NMOS와 병렬(OR) 연결: $(A \cdot B) + C$ • 따라서 풀다운 네트워크의 도통 조건은 $(A \cdot B) + C$입니다. ■ 2단계: CMOS 출력 논리식($Y$) 유도 • CMOS 로직의 출력은 풀다운 네트워크 논리식의 전체 부정으로 결정됩니다: $$Y = \overline{(A \cdot B) + C}$$ • 드모르간 법칙을 적용하여 전개: $$Y = \overline{(A \cdot B)} \cdot \bar{C} = (\bar{A} + \bar{B}) \cdot \bar{C}$$ ■ 최종 결과: • 올바른 출력 논리식은 $Y = (\bar{A} + \bar{B}) \cdot \bar{C}$ (③번)

■ 1단계: 직렬 저항($R_S$)에 흐르는 총 공급 전류($I_T$) 계산 • 제너 다이오드가 항복 영역에서 동작하여 부하 양단에 $V_Z = 6\text{ V}$의 정전압이 유지될 때 저항 $R_S = 2\text{ k}\Omega$에 흐르는 전류: $$I_T = \frac{V_{in} - V_Z}{R_S} = \frac{20\text{ V} - 6\text{ V}}{2\text{ k}\Omega} = \frac{14\text{ V}}{2\text{ k}\Omega} = 7\text{ mA}$$ ■ 2단계: 정전압 유지를 위한 최대 부하 전류($I_{L(\text{max})}$) 계산 • 키르히호프 전류 법칙(KCL)에 따라 $I_T = I_Z + I_L$이 성립합니다: $$I_L = I_T - I_Z = 7\text{ mA} - I_Z$$ • 제너 다이오드에 최소 무릎 전류($I_{ZK} = 2\text{ mA}$)가 흐를 때 부하 전류는 최대가 됩니다: $$I_{L(\text{max})} = I_T - I_{ZK} = 7\text{ mA} - 2\text{ mA} = 5\text{ mA}$$ ■ 3단계: 최소 부하 저항($R_{L(\text{min})}$) 계산 • 정전압 $V_Z = 6\text{ V}$와 최대 부하 전류 $I_{L(\text{max})} = 5\text{ mA}$로부터 최소 부하 저항을 계산합니다: $$R_{L(\text{min})} = \frac{V_Z}{I_{L(\text{max})}} = \frac{6\text{ V}}{5\text{ mA}} = 1.2\text{ k}\Omega$$ ■ 최종 결과: • $R_{L(\text{min})} = 1.2\text{ k}\Omega, \quad I_{L(\text{max})} = 5\text{ mA}$ (①번)

■ 1단계: 선형 저항 회로 $N$의 테브난 등가 회로 정수 계산 • 조건 (가) (개방 회로 전압): - 단자 개방 시 전압이 $6\text{ V}$이므로 테브난 등가 전압 $V_{th}$는 다음과 같습니다: $$V_{th} = 6\text{ V}$$ • 조건 (나) (부하 저항 연결): - 부하 저항 $R_{L1} = 8\text{ }\Omega$ 연결 시 전류 $I_1 = 0.5\text{ A}$이므로: $$I_1 = \frac{V_{th}}{R_{th} + R_{L1}} \implies 0.5 = \frac{6}{R_{th} + 8}$$ $$R_{th} + 8 = 12 \implies R_{th} = 4\text{ }\Omega$$ ■ 2단계: 조건 (다)에서의 부하 전류($I$) 계산 • 부하 저항 $R_{L2} = 2\text{ }\Omega$ 연결 시 흐르는 전류: $$I = \frac{V_{th}}{R_{th} + R_{L2}} = \frac{6\text{ V}}{4\text{ }\Omega + 2\text{ }\Omega} = \frac{6\text{ V}}{6\text{ }\Omega} = 1\text{ A}$$ ■ 최종 결과: • 전류값 $I$는 1 A (③번)

■ 1단계: 변압기(Transformer)의 직류 신호 차단 특성 • 입력 전압 $v_{in}(t)$는 직류 성분 $80\text{ V}$와 교류 성분(진폭 $20\text{ V}$)으로 구성되어 있습니다. • 변압기는 상호 인덕턴스에 의한 교류 전자기 유도로만 동작하므로, 직류 전압 성분($80\text{ V}$)은 차단되고 교류 성분(진폭 $20\text{ V}$)만 2차측으로 유도됩니다. ■ 2단계: 2차 권선 및 센터 탭 분배 해석 • 1차 대비 2차 권선비가 $10:1$이므로 2차 권선 전체의 교류 피크 전압: $$v_{\text{sec,peak}} = \frac{20\text{ V}}{10} = 2\text{ V}$$ • 2차측 코일의 센터 탭이 접지($0\text{ V}$)에 연결되어 있으므로, 각각의 반파 권선에 걸리는 교류 피크 전압은 절반으로 나누어집니다: $$v_{\text{half,peak}} = \frac{2\text{ V}}{2} = 1\text{ V}$$ ■ 3단계: 브리지 전파 정류 특성을 고려한 출력 전압($v_x$) 결정 • 브리지 다이오드 전파 정류를 거치면서 음의 반주기 신호가 양의 방향으로 반전되어 출력 저항 양단에 나타납니다. • 이상적인 다이오드를 가정하므로 다이오드 전압 강하는 없으며, 출력 파형 $v_x$는 최댓값 $1\text{ V}$, 최솟값 $0\text{ V}$를 갖는 전파 정류 파형이 됩니다. ■ 최종 결과: • 올바른 정류 출력 파형은 ④번

■ 1단계: 가상 접지 적용 및 중간 마디 전압($V_x$) 유도 • 이상적인 연산증폭기의 비반전 단자가 접지($0\text{ V}$)되어 있으므로, 가상 접지에 의해 반전 단자 전위도 $0\text{ V}$입니다. • 연산증폭기 입력 단자로 전류가 유입되지 않으므로, 입력 전류 $I_I$는 전량 반전 단자와 마디 $V_x$ 사이의 저항 $R$을 통해 흐릅니다: $$0\text{ V} - V_x = I_I \cdot R \implies V_x = -I_I \cdot R$$ ■ 2단계: 마디 $V_x$에서의 KCL 평형식 전개 • 마디 $V_x$에서 접지 방향 저항 $10\text{ k}\Omega$으로 흐르는 전류: $$I_{10\text{k}} = \frac{V_x - 0\text{ V}}{10\text{ k}\Omega} = -\frac{I_I \cdot R}{10\text{ k}\Omega}$$ • 키르히호프 전류 법칙(KCL)을 마디 $V_x$에 적용하여 부하 전류 $I_L$을 표현: $$I_I = I_{10\text{k}} + I_L \implies I_L = I_I - I_{10\text{k}} = I_I + \frac{I_I \cdot R}{10\text{ k}\Omega} = I_I \left(1 + \frac{R}{10\text{ k}\Omega}\right)$$ ■ 3단계: 전류비 조건 대입 및 저항 $R$ 계산 • 전류비 $I_L / I_I = 10$ 조건을 적용: $$1 + \frac{R}{10\text{ k}\Omega} = 10 \implies \frac{R}{10\text{ k}\Omega} = 9 \implies R = 90\text{ k}\Omega$$ ■ 최종 결과: • 저항 $R$의 값은 90 k$\Omega$ (③번)

■ 1단계: 증가형 N채널 MOSFET의 반전층 전하 극성 확인 • 증가형 N채널 MOSFET에서 게이트에 문턱전압 이상의 양(+) 전압을 인가하면 p형 기판 표면에 전자들이 모여 반전층(n채널)을 형성합니다. • 따라서 반전층을 이루는 전하는 전자로서 음(-)의 극성을 갖습니다. ■ 2단계: 보기별 전하의 극성 비교 • ①번: 게이트 전극의 전하는 양(+)의 게이트 전압에 의해 양(+)의 전하가 유도됩니다. • ②번: 드레인 영역($n^+$형)의 다수 캐리어는 전자로서 음(-)의 극성을 가지므로, 반전층의 전하 극성과 일치합니다. (옳은 설명) • ③번: 소스 영역($n^+$형)의 소수 캐리어는 정공으로서 양(+)의 극성을 갖습니다. • ④번: p형 기판의 다수 캐리어는 정공으로서 양(+)의 극성을 갖습니다. ■ 최종 결과: • 반전층의 전하와 전기적으로 같은 극성을 가지는 것은 ②번

■ 1단계: RLC 공진(Resonance)의 기본 조건 • 직렬 공진 시 유도 리액턴스와 용량 리액턴스가 상쇄($X_L = X_C$)되어 합성 임피던스의 허수부가 0이 됩니다. • 병렬 공진 시 유도 서셉턴스와 용량 서셉턴스가 상쇄($B_L = B_C$)되어 합성 어드미턴스의 허수부가 0이 됩니다. • 따라서 공진 시 입력 임피던스(직렬) 또는 어드미턴스(병렬)의 허수부가 0이 되므로 위상각은 $90^\circ$가 아니라 반드시 $0^\circ$가 되어야 합니다. (②번 옳지 않음) ■ 2단계: 보기별 특성 검토 • ①번: 리액턴스(또는 서셉턴스)가 상쇄되어 허수부가 0이므로, 입력단자 전압과 전류의 위상차가 없어 동위상(In-phase)이 됩니다. (옳은 설명) • ③번: 허수 성분이 소멸하고 실수 성분만 남으므로 회로는 순수 저항성(Resistive) 특성을 갖습니다. (옳은 설명) • ④번: 공진 상태에서는 인덕터에 저장되는 자기 에너지($w_L(t) = \frac{1}{2}L i^2(t)$)와 커패시터에 저장되는 정전 에너지($w_C(t) = \frac{1}{2}C v^2(t)$)가 서로 완전히 교환되므로 회로의 총 축적 에너지는 시간에 관계없이 일정하게 보존됩니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 채널 대역폭($B$) 계산 • 주파수 대역 한계치 범위: $$f_{\text{min}} = 300\text{ Hz}, \quad f_{\text{max}} = 4,300\text{ Hz}$$ • 통신 채널 대역폭 $B$: $$B = f_{\text{max}} - f_{\text{min}} = 4,300\text{ Hz} - 300\text{ Hz} = 4,000\text{ Hz} = 4\text{ kHz}$$ ■ 2단계: 섀넌(Shannon)의 채널 용량 공식 적용 • 채널 용량 $C$ 계산 공식: $$C = B \log_2(1 + \text{SNR})$$ • 주어진 신호 대 잡음비 $\text{SNR} = 255$ 대입: $$C = 4,000 \times \log_2(1 + 255) = 4,000 \times \log_2(256)$$ ■ 3단계: 채널 용량 값 산출 • $\log_2(256) = \log_2(2^8) = 8$ 이므로: $$C = 4,000 \times 8 = 32,000\text{ bps} = 32\text{ kbps}$$ ■ 최종 결과: • 최대 채널용량은 32 kbps (③번)

■ 1단계: 수정 진동자의 기본 특성 • 수정 진동자는 기계적 진동과 전기적 진동을 상호 변환하는 압전(Piezoelectric) 효과를 이용합니다. (①번 옳은 설명) • 수정 진동자의 등가회로는 직렬 RLC 가지와 병렬 커패시턴스($C_p$)가 결합된 직병렬 공진 회로 형태입니다. (③번 옳은 설명) ■ 2단계: 품질 계수(Q값) 및 공진 주파수 특성 분석 (보기 ② 검토) • 수정 발진기는 일반 LC 동조회로에 비해 매우 높은 품질 계수(Q값이 수만~수십만 이상)를 가지며, 이로 인해 주파수 선택도와 주파수 안정도가 매우 뛰어납니다. • 따라서 "LC 동조회로보다 Q 값이 낮아 주파수 안정도가 좋다"는 설명은 옳지 않습니다. (②번 옳지 않음) • 병렬 공진주파수는 병렬 커패시턴스 성분의 결합에 의해 직렬 공진주파수보다 항상 약간 높은 값을 가집니다. (④번 옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 공통 드레인(소스 팔로워) 소신호 전압 관계식 수립 • 게이트-소스 전압 $v_{gs}$: $$v_{gs} = v_{in} - v_{out}$$ • 소스(출력) 노드에서 키르히호프 전류 법칙(KCL) 적용: $$g_m v_{gs} = \frac{v_{out}}{R_L}$$ ■ 2단계: 소신호 전압이득($A_v$) 유도 • $v_{gs} = v_{in} - v_{out}$을 대입하여 정리: $$g_m (v_{in} - v_{out}) = \frac{v_{out}}{R_L}$$ $$g_m v_{in} = v_{out} \left( g_m + \frac{1}{R_L} \right) = v_{out} \left( \frac{1 + g_m R_L}{R_L} \right)$$ • 입출력 전압비 $A_v = v_{out} / v_{in}$: $$A_v = \frac{g_m R_L}{1 + g_m R_L}$$ ■ 최종 결과: • 소신호 전압이득은 $\frac{g_m R_L}{1 + g_m R_L}$ (④번)

■ 1단계: 초당 전송/생성 비트율(Bit Rate) 계산 • 샘플링 주파수 $f_s = 8,000\text{ Hz} = 8,000\text{ samples/s}$ • 샘플당 비트 수 = $8\text{ bits/sample}$ • 데이터 비트율(Bit Rate): $$\text{Bit Rate} = 8,000\text{ samples/s} \times 8\text{ bits/sample} = 64,000\text{ bps}$$ ■ 2단계: 신호 길이에 따른 총 파일 크기 계산 • 신호 재생 시간 $t = 10\text{ s}$ • 총 파일 크기: $$\text{Total Size} = \text{Bit Rate} \times t = 64,000\text{ bps} \times 10\text{ s} = 640,000\text{ bits}$$ ■ 최종 결과: • 최종 저장된 파일의 크기는 640,000 bits (①번)

■ 1단계: 공통 이미터(CE) 증폭기의 소신호 전압 증폭률 분석 • 이미터 저항 $R_E$를 갖는 공통 이미터 증폭기의 소신호 전압이득 크기: $$|A_v| \approx \frac{R_C}{R_E + r_e}$$ 여기서 $r_e = \frac{V_T}{I_C}$ (소신호 이미터 저항) ■ 2단계: 보기별 파라미터 변화에 따른 전압이득 영향 검토 • ①번 ($R_E$ 증가): 분모가 커지므로 전압 증폭률 $|A_v|$는 감소합니다. (①번 전압 증폭률이 증가하지 않음) • ②번 ($R_C$ 증가): 분자가 커지므로 전압 증폭률 $|A_v|$는 증가합니다. • ③번 ($R_1$ 감소): 베이스 전압 $V_B$가 상승하여 컬렉터 전류 $I_C$가 증가하고, 이에 따라 $r_e$가 감소하여 전압 증폭률 $|A_v|$는 증가합니다. • ④번 ($R_2$ 증가): 베이스 전압 $V_B$가 상승하여 $I_C$가 증가하고 $r_e$가 감소하므로 전압 증폭률 $|A_v|$는 증가합니다. ■ 최종 결과: • 전압 증폭률이 증가하는 경우가 아닌 것은 ①번

■ 1단계: 다이오드 도통(ON) 상태에서의 출력 상한값(클리핑 레벨) 분석 • 입력 전압 $v_{in}$이 상승하여 다이오드 $D_1$이 켜지는 조건에서의 출력 상한값 $v_{out,\text{max}}$: $$v_{out,\text{max}} = V_{CC} + V_{D,\text{on}} = 5\text{ V} + 0.7\text{ V} = 5.7\text{ V}$$ • 따라서 $v_{out}$이 $5.7\text{ V}$에 도달하면 다이오드가 도통되어 전압이 $5.7\text{ V}$로 클리핑(제한)됩니다. ■ 2단계: 다이오드 차단(OFF) 상태에서의 전압 분배 계산 • 다이오드가 꺼져 있을 때, 저항 $R_1 = 1\text{ k}\Omega$과 $R_2 = 1\text{ k}\Omega$ 사이의 전압 분배식: $$v_{out} = \frac{R_2}{R_1 + R_2}v_{in} + \frac{R_1}{R_1 + R_2}V_{EE} = \frac{1}{2}v_{in} + \frac{1}{2}(-5\text{ V}) = \frac{v_{in} - 5}{2}$$ ■ 3단계: 음의 피크 지점에서의 최솟값 및 파형 매칭 • $v_{in} = -20\text{ V}$일 때의 전압: $$v_{out} = \frac{-20 - 5}{2} = -12.5\text{ V}$$ • 보기의 파형 그래프 중 상한 클리핑 레벨 $5.7\text{ V}$와 음의 전압 변동 폭을 만족하는 것은 ③번입니다. ■ 최종 결과: • 올바른 출력 전압 파형은 ③번