2013년 전자공학개론 (국가직)

■ 1단계: 반도체 도핑에 의한 캐리어 타입 확인 • 실리콘(4족 원소)에 5족 불순물(도너)을 도핑하면 여분의 전자가 생성되어 전자가 다수 캐리어인 $n$형 반도체가 됩니다. (①번 옳은 설명) ■ 2단계: 도핑 농도와 캐리어 이동도($\mu$) 관계 검토 • 불순물 도핑 농도가 증가하면 이온화된 불순물에 의한 산란(Impurity Scattering)이 증가하므로 전자의 이동도는 감소합니다. (②번 옳은 설명) ■ 3단계: 도핑 농도와 저항도($\rho$) 및 소수 캐리어 농도 검토 (보기 ③ 판별) • $n$형 반도체의 전도도 $\sigma \approx q N_D \mu_n$에서 도핑 농도 $N_D$가 증가할 때 이동도 감소분보다 캐리어 농도 증가분이 지배적이므로 전도도 $\sigma$는 증가합니다. • 저항도(비저항)는 전도도의 역수($\rho = 1/\sigma$)이므로 도핑 농도를 높이면 저항도는 감소합니다. 따라서 저항도가 증가한다는 설명은 옳지 않습니다. (③번 옳지 않음) • 질량 작용 법칙($n_o p_o = n_i^2$)에 따라 전자 농도($n_o \approx N_D$)가 증가하면 소수 캐리어인 정공의 농도($p_o = n_i^2 / N_D$)는 감소합니다. (④번 옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: Y-파라미터의 정의식 수립 • 4단자 $\pi$형 회로망의 Y-파라미터 정의식: $$Y_{11} = \left.\frac{I_1}{V_1}\right|_{V_2 = 0}, \quad Y_{22} = \left.\frac{I_2}{V_2}\right|_{V_1 = 0}$$ ■ 2단계: 단락 입력 어드미턴스($Y_{11}$) 계산 • 출력 단자를 단락($V_2 = 0$)하면 $Y_c$는 단락되어 제거되고, $Y_b$의 오른쪽 단자가 접지에 연결됩니다. • 따라서 입력 포트에서 바라본 합성 어드미턴스는 $Y_a$와 $Y_b$의 병렬 합입니다: $$Y_{11} = Y_a + Y_b = 2\text{ }\Omega^{-1} + 4\text{ }\Omega^{-1} = 6\text{ }\Omega^{-1}$$ ■ 3단계: 단락 출력 어드미턴스($Y_{22}$) 계산 • 입력 단자를 단락($V_1 = 0$)하면 $Y_a$는 단락되어 제거되고, $Y_b$의 왼쪽 단자가 접지에 연결됩니다. • 따라서 출력 포트에서 바라본 합성 어드미턴스는 $Y_b$와 $Y_c$의 병렬 합입니다: $$Y_{22} = Y_b + Y_c = 4\text{ }\Omega^{-1} + 6\text{ }\Omega^{-1} = 10\text{ }\Omega^{-1}$$ ■ 최종 결과: • $Y_{11} = 6, \quad Y_{22} = 10$ (②번)

■ 1단계: 버랙터 다이오드(Varactor Diode)의 동작 원리 • 버랙터 다이오드는 PN 접합에 역방향 바이어스를 인가할 때 공핍층의 두께가 전압에 따라 변하는 특성을 이용합니다. • 공핍층은 전하가 없는 유전체 역할을 하므로, 역방향 바이어스 전압에 따라 정전용량이 변하는 가변 커패시터로 동작합니다. ■ 2단계: 전압-커패시턴스 특성 분석 • 접합 커패시턴스는 공핍층 두께 $d$에 반비례합니다: $$C_j = \frac{\epsilon A}{d}$$ • 역방향 전압의 크기를 증가시키면 공핍층 두께가 넓어져 커패시턴스가 감소하고, 전압을 조절하여 정전용량을 제어합니다. • 따라서 버랙터 다이오드는 역방향 전압영역에서 가변커패시터로 사용됩니다. ■ 최종 결과: • 옳은 설명은 ②번

■ 1단계: 최대 샘플링 주기($T_s$) 계산 • 나이키스트 표본화 정리에 따른 최소 샘플링 주파수 $f_s$: $$f_s = 2 \times f_{\text{max}} = 2 \times 4\text{ kHz} = 8\text{ kHz} = 8,000\text{ Hz}$$ • 최대 샘플링 주기 $T_s$: $$T_s = \frac{1}{f_s} = \frac{1}{8,000\text{ Hz}} = 0.125\text{ ms}$$ ■ 2단계: 양자화 비트 수($N$) 결정 • 양자화 레벨 수가 256단계이므로: $$2^N = 256 \implies N = 8\text{ bits/sample}$$ ■ 3단계: 디지털 신호의 비트율(Bit Rate) 계산 • 전송 비트율: $$\text{Bit Rate} = f_s \times N = 8\text{ kHz} \times 8\text{ bits} = 64\text{ kbit/s}$$ ■ 최종 결과: • $T_s = 0.125\text{ ms}, \quad \text{비트율} = 64\text{ kbit/s}$ (②번)

■ 1단계: 카르노 맵의 1 위치 확인 • 카르노 맵에서 출력이 1인 위치: - $(A, B) = (0, 1), (1, 1)$ 이고 $(C, D) = (0, 0), (0, 1)$ - $(A, B) = (0, 0), (1, 0)$ 이고 $(C, D) = (1, 1), (1, 0)$ ■ 2단계: 4칸 묶음을 통한 간략화 • 첫 번째 4칸 묶음 (좌측 상단 $2 \times 2$ 영역): - $AB$가 01, 11이므로 $B$ 유지 - $CD$가 00, 01이므로 $\bar{C}$ 유지 - 간략화 항: $B\bar{C}$ (또는 $BC'$) • 두 번째 4칸 묶음 (우측 상/하단 $2 \times 2$ 영역): - $AB$가 00, 10이므로 $\bar{B}$ 유지 - $CD$가 11, 10이므로 $C$ 유지 - 간략화 항: $\bar{B}C$ (또는 $B'C$) ■ 3단계: 최종 논리식 결합 • 논리합으로 연결: $$Y = BC' + B'C$$ ■ 최종 결과: • 간략화된 논리식은 $BC' + B'C$ (④번)

■ 1단계: 직류(DC) 전압 이득 계산 • 직류($f = 0\text{ Hz}$)에서 커패시터 $C_1$은 개방(Open)되므로 비반전 단자 전압은 $V_+ = V_{\text{in}}$입니다. • 비반전 증폭기의 직류 전압 이득: $$A_v = 1 + \frac{R_F}{R_G} = 1 + \frac{50\text{ k}\Omega}{10\text{ k}\Omega} = 1 + 5 = 6$$ ■ 2단계: 차단주파수($f_c$) 계산 • 입력단 $R_1\text{-}C_1$ 저역통과 필터의 차단주파수 공식: $$f_c = \frac{1}{2\pi R_1 C_1}$$ • 값 대입 ($\pi = 3.14, R_1 = 1.2\text{ k}\Omega, C_1 = 0.02\text{ }\mu\text{F}$): $$f_c = \frac{1}{2 \times 3.14 \times (1.2 \times 10^3\text{ }\Omega) \times (0.02 \times 10^{-6}\text{ F})} = \frac{1}{1.5072 \times 10^{-4}} \approx 6,634.8\text{ Hz} \approx 6.63\text{ kHz}$$ ■ 최종 결과: • DC 전압이득은 6, 차단주파수는 6.63 kHz (④번)

■ 1단계: 주파수 극한에 따른 필터 거동 분석 • 고주파 극한($\omega \to \infty$): - 커패시터 $C$가 단락(Short)되어 입력이 부하 저항 $R_2$에 전압 강하 없이 전달되므로 $V_{\text{out}} = V_{\text{in}}$입니다. - 크기 이득 $|H(\infty)| = 1$ ($0\text{ dB}$) • 저주파 직류 극한($\omega \to 0$): - 커패시터 $C$가 개방(Open)되어 저항 $R_1$과 $R_2$가 직렬 전압 분배를 이룹니다: $$V_{\text{out}} = \frac{R_2}{R_1 + R_2} V_{\text{in}} = \frac{1\text{ k}\Omega}{1\text{ k}\Omega + 1\text{ k}\Omega} V_{\text{in}} = 0.5 V_{\text{in}}$$ - 크기 이득 $|H(0)| = 0.5$ ($-6\text{ dB}$) • 따라서 저주파 영역에서 감쇠하고 고주파 영역에서 $0\text{ dB}$로 통과시키는 고역통과필터(HPF) 형태를 나타냅니다. ■ 2단계: 특성 주파수 계산 • 영점 각주파수 $\omega_z$: $$\omega_z = \frac{1}{R_1 C} = \frac{1}{10^3\text{ }\Omega \times 10 \times 10^{-6}\text{ F}} = 100\text{ rad/s}$$ • 극점 각주파수 $\omega_p$: $$\omega_p = \frac{R_1 + R_2}{R_1 R_2 C} = \frac{2\text{ k}\Omega}{1\text{ k}\Omega \times 1\text{ k}\Omega \times 10\text{ }\mu\text{F}} = 200\text{ rad/s}$$ • $\omega = 100\text{ rad/s}$에서 상승을 시작하여 $\omega = 200\text{ rad/s}$부터 $0\text{ dB}$로 평탄해지는 특성 곡선은 ①번입니다. ■ 최종 결과: • 올바른 전달함수 특성 그래프는 ①번

■ 1단계: 다이오드 순방향 도통 및 커패시터 충전 분석 • 입력 신호 $V_{\text{in}}$이 상승하여 출력 전압(커패시터 양단 전압 $V_{\text{out}}$)보다 커지면, 연산증폭기의 출력이 상승하여 다이오드가 순방향으로 도통(ON)됩니다. • 다이오드가 켜지면 피드백 루프가 형성되어 커패시터 $C$는 입력 신호의 최대 피크 전압까지 빠르게 충전됩니다. ■ 2단계: 다이오드 차단 및 피크 전압 유지 • 입력 신호 $V_{\text{in}}$이 피크를 지나 감소하면 $V_{\text{in}} < V_{\text{out}}$이 되어 다이오드가 역방향 차단(OFF) 상태가 됩니다. • 시정수 $\tau = RC$가 매우 크므로 커패시터에 충전된 전하는 저항 $R$을 통해 방전되지 않고 유지되어 출력 전압은 입력 신호의 최대 피크 전압을 보존합니다. ■ 3단계: 회로 기능 판별 • 따라서 주어진 회로는 입력 주기 신호의 최댓값을 측정 및 유지하는 피크 검출기(Peak Detector)입니다. ■ 최종 결과: • 옳은 설명은 ②번

■ 1단계: 입력 신호의 주파수 성분 분해 • 입력 신호 $f(t) = 1 + \sum_{k=1}^{\infty} 2 \cos(200k t - 90^\circ)$의 각 주파수 성분: - $\omega = 0$ (DC 성분): 진폭 $1$ - $\omega = 200\text{ rad/s}$ ($k = 1$): 진폭 $2$, 위상 $-90^\circ$ - $\omega \ge 400\text{ rad/s}$ ($k \ge 2$): 필터의 대역폭 $\omega \le 400\text{ rad/s}$에 의해 크기 이득이 $0$이 되어 차단됩니다. ■ 2단계: 필터 전달계수($H(\omega)$) 적용 • $\omega = 0$ 성분: $|H(0)| = 1, \angle H(0) = 0^\circ$ • $\omega = 200\text{ rad/s}$ 성분: - 크기 이득: $|H(200)| = 1 - \frac{200}{400} = 0.5$ - 위상 지연: $\angle H(200) = -90^\circ$ ■ 3단계: 출력 신호 $y(t)$ 계산 및 삼각함수 정리 • 출력 신호 합성: $$y(t) = 1 \times |H(0)| + 2 \times |H(200)| \cos(200t - 90^\circ + \angle H(200))$$ $$y(t) = 1 + 2(0.5) \cos(200t - 90^\circ - 90^\circ) = 1 + \cos(200t - 180^\circ) = 1 - \cos(200t)$$ • 반각 공식을 이용한 변환 ($1 - \cos(2\theta) = 2\sin^2\theta$): $$y(t) = 1 - \cos(200t) = 2\sin^2(100t)$$ ■ 최종 결과: • 출력 신호는 $2 \sin^2(100t)$ (①번)

■ 1단계: 단일 증폭기 무부하 전압이득($A_{v1}$) 계산 • 소신호 이미터 저항 $r_e$: $$r_e = \frac{1}{g_m} = \frac{1}{0.5\text{ A/V}} = 2\text{ }\Omega$$ • 1단 공통 이미터 증폭기의 무부하 전압이득: $$A_{v1} = -g_m R_C = -(0.5\text{ A/V}) \times 500\text{ }\Omega = -250$$ ■ 2단계: 2단 증폭기의 입력 임피던스($R_{\text{in2}}$) 및 1단 로딩 이득 계산 • 2단 증폭기의 베이스 입력 임피던스: $$R_{\text{in2}} = R_B \parallel (\beta r_e) = 200\text{ k}\Omega \parallel (250 \times 2\text{ }\Omega) = 200\text{ k}\Omega \parallel 500\text{ }\Omega \approx 500\text{ }\Omega$$ • 2단의 입력 임피던스가 1단의 부하로 작용할 때의 유효 부하 저항: $$R_{L1}' = R_C \parallel R_{\text{in2}} = 500\text{ }\Omega \parallel 500\text{ }\Omega = 250\text{ }\Omega$$ • 로딩 효과가 반영된 1단 전압이득 $A_{v1}'$: $$A_{v1}' = -g_m R_{L1}' = -(0.5\text{ A/V}) \times 250\text{ }\Omega = -125$$ ■ 3단계: 전체 2단 증폭기 전압이득($A_{v2}$) 계산 • 2단의 출력단은 부하가 연결되지 않은 개방 상태이므로 $A_{v2}' = -250$입니다. • 전체 2단 합성 전압이득 $A_{v2}$: $$A_{v2} = A_{v1}' \times A_{v2}' = (-125) \times (-250) = 31,250 \approx 31,200$$ ■ 최종 결과: • $A_{v1} = -250, \\quad A_{v2} = 31,200$ (③번)

■ 1단계: 트랜지스터의 단자 구성 검토 (보기 ①) • MOSFET의 3개 단자는 게이트(Gate), 드레인(Drain), 소스(Source)입니다. • 이미터, 베이스, 컬렉터는 BJT의 단자 구성입니다. (①번 옳지 않음) ■ 2단계: MOSFET의 기판 및 집적도 검토 (보기 ②, ③) • $n$채널 MOSFET(NMOS)은 전자가 다수 캐리어인 채널을 형성하기 위해 $p$형 기판(Substrate) 위에 제작됩니다. (②번 옳지 않음) • MOSFET은 BJT에 비해 구조가 단순하고 점유 면적이 작아 고집적화에 유리하므로, 초고집적회로(VLSI)에는 MOSFET(CMOS)이 주로 사용됩니다. (③번 옳지 않음) ■ 3단계: BJT의 접합 구조 검토 (보기 ④) • BJT(npn 또는 pnp)는 이미터-베이스 접합(EBJ)과 베이스-컬렉터 접합(CBJ)이라는 두 개의 PN 접합으로 구성됩니다. (④번 옳은 설명) ■ 최종 결과: • 옳은 설명은 ④번

■ 1단계: 차동 증폭기(Difference Amplifier)의 출력식 유도 • 보기 ①번의 회로는 저항 4개가 모두 $R$로 동일한 표준 차동 증폭기 구조입니다. • 비반전 단자 전압 $V_+$ 계산: $$V_+ = V_2 \times \frac{R}{R + R} = \frac{V_2}{2}$$ • 가상 단락 조건($V_- = V_+$) 적용: $$V_- = \frac{V_2}{2}$$ ■ 2단계: 반전 단자 노드에서 KCL 적용 • 반전 단자 노드 방정식: $$\frac{V_1 - V_-}{R} + \frac{V_{\text{out}} - V_-}{R} = 0$$ $$V_1 - V_- + V_{\text{out}} - V_- = 0 \implies V_{\text{out}} = 2V_- - V_1$$ • $V_- = \frac{V_2}{2}$ 대입: $$V_{\text{out}} = 2\left(\frac{V_2}{2}\right) - V_1 = V_2 - V_1$$ ■ 최종 결과: • $V_{\text{out}} = V_2 - V_1$을 만족하는 회로는 ①번

■ 1단계: 반전 단자 전위($V_-$) 및 저항 $R_1$에 흐르는 전류 계산 • 가상 단락 조건에 의해 반전 단자 전위는 비반전 단자 전위와 같습니다: $$V_- = V_+ = V_{\text{in}} = 1\text{ V}$$ • 저항 $R_1 = 1\text{ k}\Omega$에 흐르는 전류 $I_1$: $$I_1 = \frac{V_- - 0\text{ V}}{R_1} = \frac{1\text{ V}}{1\text{ k}\Omega} = 1\text{ mA}$$ ■ 2단계: 브리지 노드 전압($V_x$) 계산 • 연산증폭기 입력 단자로는 전류가 흐르지 않으므로 $R_2$에 흐르는 전류는 $I_1 = 1\text{ mA}$입니다. • 저항 $R_1, R_2, R_3, R_4$가 만나는 중간 노드 전압 $V_x$: $$V_x = V_- + (I_1 \times R_2) = 1\text{ V} + (1\text{ mA} \times 1\text{ k}\Omega) = 2\text{ V}$$ ■ 3단계: 노드 $V_x$에서의 KCL 적용 및 출력 전압($V_{\text{out}}$) 계산 • 노드 $V_x$에서 접지로 흐르는 전류 $I_3$: $$I_3 = \frac{V_x}{R_3} = \frac{2\text{ V}}{1\text{ k}\Omega} = 2\text{ mA}$$ • 출력단에서 노드 $V_x$로 공급되는 전류 $I_4$: $$I_4 = I_1 + I_3 = 1\text{ mA} + 2\text{ mA} = 3\text{ mA}$$ • 출력 전압 $V_{\text{out}}$ 계산: $$V_{\text{out}} = V_x + (I_4 \times R_4) = 2\text{ V} + (3\text{ mA} \times 1\text{ k}\Omega) = 5\text{ V}$$ ■ 최종 결과: • 출력 전압 $V_{\text{out}}$은 5 V (③번)

■ 1단계: 카운터의 총 상태 수 계산 • 0부터 8까지의 숫자를 계수하기 위한 총 상태 수 $M$: $$M = 9\text{ (0, 1, 2, 3, 4, 5, 6, 7, 8)}$$ ■ 2단계: 필요한 최소 플립플롭 개수($N$) 결정 • $N$개의 플립플롭이 표현할 수 있는 최대 상태 수는 $2^N$개이므로: $$2^N \ge M \implies 2^N \ge 9$$ • $N = 3$일 때 $2^3 = 8 < 9$ (상태 수 부족) • $N = 4$일 때 $2^4 = 16 \ge 9$ (9개 상태 표현 가능) • 따라서 필요한 플립플롭의 최소 개수는 4개입니다. ■ 최종 결과: • 최소 플립플롭 개수는 4 (②번)

■ 1단계: 각 분기 게이트의 출력식 유도 • 상단 2입력 OR 게이트의 출력: $$G_1 = A + B$$ • 하단 2입력 NAND 게이트의 출력: $$G_2 = \overline{AB} = \bar{A} + \bar{B}$$ ■ 2단계: 최종 AND 게이트의 출력식($Y$) 정리 • 두 출력이 2입력 AND 게이트로 입력되므로: $$Y = G_1 \cdot G_2 = (A + B)(\bar{A} + \bar{B})$$ • 괄호 전개: $$Y = A\bar{A} + A\bar{B} + \bar{A}B + B\bar{B}$$ • $A\bar{A} = 0, B\bar{B} = 0$ 적용: $$Y = A\bar{B} + \bar{A}B = A \oplus B$$ ■ 최종 결과: • 출력 $Y = AB' + A'B$ (④번)

■ 1단계: 가상 접지(Virtual Ground) 특성 분석 • 비반전 입력 단자(+)가 접지($0\text{ V}$)에 연결되어 있으므로, 이상적인 연산증폭기의 가상 접지 특성에 의해 반전 입력 단자(-)의 전위 또한 $0\text{ V}$가 됩니다: $$V_- = V_+ = 0\text{ V}$$ ■ 2단계: 기생 저항 $R_p$에 흐르는 전류 계산 • 기생 저항 $R_p$는 반전 입력 단자(-)와 접지 사이에 연결되어 있습니다. • 저항 양단의 전위차가 $0\text{ V} - 0\text{ V} = 0\text{ V}$이므로 $R_p$를 통해 흐르는 전류는 항상 0입니다: $$I_{Rp} = \frac{V_- - 0\text{ V}}{R_p} = 0\text{ A}$$ ■ 3단계: 전압 이득 계산 • 입력 저항을 통해 들어온 입력 전류 $I_{\text{in}} = V_{\text{in}} / 10\text{ k}\Omega$는 분기 손실 없이 전량 피드백 저항 $100\text{ k}\Omega$으로 흐릅니다. • 따라서 $R_p$의 유무나 크기에 관계없이 폐루프 전압 이득은 항상 원래의 값 $A_v = -\frac{100\text{ k}\Omega}{10\text{ k}\Omega} = -10$을 유지합니다. ■ 최종 결과: • 전압이득은 $R_p$가 없을 때와 동일합니다. (③번)

■ 1단계: 문제의 입출력 조건 수립 (XNOR / 일치 회로) • 두 입력 $A, B$가 같을 때 1을 출력하고 서로 다를 때 0을 출력하는 회로는 배타적 부정(XNOR) 게이트입니다: $$Y = AB + \bar{A}\bar{B} = \overline{A \oplus B}$$ ■ 2단계: 보기 ②번 회로의 부울 대수식 유도 • 상단 2입력 NAND 게이트 출력: $$X_1 = \overline{AB}$$ • 하단 2입력 NAND 게이트 출력: $$X_2 = \overline{\bar{A}\bar{B}} = A + B$$ • 최종 출력 NAND 게이트의 동작: $$Y = \overline{X_1 \cdot X_2} = \overline{\overline{AB} \cdot (A + B)} = \overline{(\bar{A} + \bar{B})(A + B)} = \overline{\bar{A}B + A\bar{B}} = \overline{A \oplus B} = AB + \bar{A}\bar{B}$$ ■ 3단계: 일치 여부 확인 • 보기 ②번 회로의 출력이 XNOR 논리식 $AB + \bar{A}\bar{B}$와 정확히 일치합니다. ■ 최종 결과: • 입력 $A$와 $B$가 같을 때 1을 출력하는 회로는 ②번

■ 1단계: 각 정류 회로별 출력 특성 분석 • 회로 (ㄱ) 반파 정류기: - 다이오드 1개를 사용하여 입력의 양(+)의 반주기만 통과시키는 반파 정류 파형을 출력합니다. • 회로 (ㄴ) 중간 탭(Center-tapped) 전파 정류기: - 1:2 변압기의 중앙 탭을 접지 기준으로 사용하므로, 부하에 걸리는 전압은 입력 피크 전압 $V_m$ 크기의 전파 정류 파형이 됩니다. • 회로 (ㄷ) 전파 브리지 정류기: - 1:1 변압기와 4개의 다이오드를 결합하여 부하에 입력 피크 전압 $V_m$ 크기의 전파 정류 파형을 전달합니다. • 회로 (ㄹ) 반파 배전압 회로: - 다이오드와 커패시터 조합으로 피크 전압의 약 2배($2V_m$)에 달하는 직류 전압을 형성합니다. ■ 2단계: 출력 파형 비교 • 다이오드가 이상적일 때 회로 (ㄴ)과 회로 (ㄷ)은 출력 전압의 최댓값($V_m$), 맥동 주기, 파형의 모양이 완전히 동일한 전파 정류 출력을 가집니다. ■ 최종 결과: • 동일한 출력 파형을 갖는 회로는 ㄴ, ㄷ (③번)

■ 1단계: 윈 브리지 발진기의 궤환율($\beta$) 유도 • 직렬 RC 가지($Z_s = R + \frac{1}{j\omega C}$)와 병렬 RC 가지($Z_p = R \parallel \frac{1}{j\omega C}$)로 구성된 주파수 선택 회로의 궤환 전달함수: $$\beta(j\omega) = \frac{Z_p}{Z_s + Z_p} = \frac{j\omega RC}{(1 - \omega^2 R^2 C^2) + j3\omega RC}$$ ■ 2단계: 발진 주파수($f_0$) 도출 • 궤환 회로의 위상 편이가 $0^\circ$가 되려면 분모의 실수부가 0이어야 합니다: $$1 - \omega_0^2 R^2 C^2 = 0 \implies \omega_0 = \frac{1}{RC}$$ $$f_0 = \frac{\omega_0}{2\pi} = \frac{1}{2\pi RC}$$ ■ 3단계: 바크하우젠 발진 조건에 따른 저항비 계산 • 공진 주파수 $f_0$에서 궤환율: $$\beta(j\omega_0) = \frac{j\omega_0 RC}{j3\omega_0 RC} = \frac{1}{3}$$ • 루프 이득 $A\beta = 1$을 만족하기 위한 비반전 증폭기 이득 조건: $$A = 1 + \frac{R_2}{R_1} = 3 \implies \frac{R_2}{R_1} = 2$$ ■ 최종 결과: • 발진 조건: $\frac{R_2}{R_1} = 2, \quad$ 발진 주파수: $\frac{1}{2\pi RC}$ (④번)

■ 1단계: $D_1$ OFF, $D_2$ ON 상태 가정 및 회로 해석 • $D_1$이 차단(OFF)되어 개방 상태이고, $D_2$가 도통(ON)되어 단락 상태라고 가정합니다. • $D_1$이 개방되면 $5\text{ mA}$ 전류원의 전류는 전량 $1\text{ k}\Omega$ 저항과 $D_2$를 통해 순방향으로 흐릅니다: $$I_{D2} = 5\text{ mA} > 0 \implies D_2\text{ ON 가정 성립}$$ ■ 2단계: 다이오드 $D_1$ 양단 전압 검증 • $D_2$가 단락되어 있으므로 $10\text{ V}$ 전압원에 의해 저항의 오른쪽 노드 전위는 $-10\text{ V}$가 됩니다. • $1\text{ k}\Omega$ 저항에 $5\text{ mA}$ 전류가 흐를 때 발생하는 전압 강하는 $5\text{ V}$이므로, $D_1$의 아노드 측 노드 전위 $V$: $$V = -10\text{ V} + (5\text{ mA} \times 1\text{ k}\Omega) = -10\text{ V} + 5\text{ V} = -5\text{ V}$$ • $D_1$의 캐소드는 접지($0\text{ V}$)에 연결되어 있으므로 양단 전압 $V_{D1}$: $$V_{D1} = V - 0\text{ V} = -5\text{ V} < 0 \implies D_1\text{ OFF 가정 성립}$$ ■ 최종 결과: • $D_1$: OFF, \quad $D_2$: ON (③번)