2012년 전자공학개론 (국가직)

■ 1단계: QAM(직교 진폭 변조)의 정의 • QAM(Quadrature Amplitude Modulation)은 반송파의 진폭과 위상을 동시에 변화시켜 디지털 데이터를 전송하는 변조 방식입니다. ■ 2단계: 구성 원리 분석 • 서로 직교하는 두 반송파에 대해 각각 진폭 변조(ASK)를 수행한 후 결합하므로, 최종적으로 진폭 변조(ASK)와 위상 변조(PSK)가 결합된 형태가 됩니다. • 따라서 QAM은 ASK 방식과 PSK 방식을 혼합한 변조 방식입니다. ■ 최종 결과: • 가장 옳은 설명은 ③번

■ 1단계: LC 발진기 종류별 토폴로지 비교 • 콜핏츠 발진기: 두 개의 커패시터와 하나의 인덕터로 궤환망을 구성합니다. • 클랩 발진기: 콜핏츠 발진기의 인덕터 가지에 가변 또는 미세 조정 커패시터를 직렬로 추가하여 주파수 안정도를 개선한 회로입니다. • 하틀리 발진기: 두 개의 인덕터와 하나의 커패시터로 궤환망을 구성합니다. ■ 2단계: 회로도 구조 판별 • 주어진 회로는 두 커패시터 분배망과 함께 인덕터에 직렬로 추가 커패시터가 결합된 형태이므로 클랩 발진기(Clapp Oscillator)입니다. ■ 최종 결과: • 발진기의 명칭은 클랩 발진기 (①번)

■ 1단계: 이미터 전압($V_E$) 및 이미터 전류($I_E$) 계산 • 베이스 전압이 $V_B = 5\text{ V}$로 고정되어 있으므로 이미터 전압: $$V_E = V_B - V_{BE} = 5\text{ V} - 0.7\text{ V} = 4.3\text{ V}$$ • 이미터 저항 $R_E = 4.3\text{ k}\Omega$에 흐르는 전류: $$I_E = \frac{V_E}{R_E} = \frac{4.3\text{ V}}{4.3\text{ k}\Omega} = 1\text{ mA}$$ • $\beta$가 매우 크므로 컬렉터 전류는 $I_C \approx I_E = 1\text{ mA}$입니다. ■ 2단계: 컬렉터 전압($V_C$) 및 $V_{CE}$ 계산 • 컬렉터 전압 $V_C$: $$V_C = V_{CC} - (I_C \times R_C) = 15\text{ V} - (1\text{ mA} \times 4.7\text{ k}\Omega) = 15\text{ V} - 4.7\text{ V} = 10.3\text{ V}$$ • 컬렉터-이미터 전압 $V_{CE}$: $$V_{CE} = V_C - V_E = 10.3\text{ V} - 4.3\text{ V} = 6\text{ V}$$ ■ 최종 결과: • $V_{CE}$ 값은 6 V (③번)

■ 1단계: 다이오드별 캐소드 전압 비교 • 세 다이오드의 아노드는 출력 노드 $V_o$에 공통 연결되어 있습니다. • 각 다이오드의 캐소드 전압: - $D_1$: $+5\text{ V}$ - $D_2$: $0\text{ V}$ (접지) - $D_3$: $-10\text{ V}$ ■ 2단계: 도통 다이오드 판별 및 출력 전압 결정 • 아노드가 공통으로 묶인 다이오드 병렬 회로에서는 캐소드 전위가 가장 낮은 다이오드가 가장 먼저 순방향 도통(ON)됩니다. • 캐소드 전위가 $-10\text{ V}$로 가장 낮은 $D_3$가 도통되어 출력 노드 전압을 $V_o = -10\text{ V}$로 고정(클램핑)합니다. • $V_o = -10\text{ V}$일 때 $D_1$과 $D_2$는 각각 $-15\text{ V}$, $-10\text{ V}$의 역방향 전압이 걸려 차단(OFF) 상태를 유지합니다. ■ 최종 결과: • 출력 전압 $V_o$는 -10 V (③번)

■ 1단계: 주요 회로별 동작 기능 검토 • 부트스트랩 회로: 선형성이 우수한 톱니파(Sweep)를 발생시키기 위한 회로입니다. • 블로킹 발진기: 펄스 변압기를 이용해 폭이 매우 좁은 펄스를 생성하는 발진기입니다. • LC 동조회로: 특정 주파수 성분을 선택 통과시키기 위한 공진 필터 회로입니다. • 슈미트 트리거: 히스테리시스 특성을 이용하여 아날로그 신호(정현파 등)를 급격한 상승 및 하강 에지를 갖는 구형파(펄스파)로 정형하는 회로입니다. ■ 2단계: 파형 변환 특성 판별 • 입력된 정현파(그림 A)를 2레벨의 구형파(그림 B)로 변환하는 파형 정형 회로는 슈미트 트리거(Schmitt Trigger)입니다. ■ 최종 결과: • 가장 적합한 회로는 슈미트 트리거 (③번)

■ 1단계: 1단 연산증폭기 출력 및 다이오드 상태 판별 • 상단 OP-Amp: 비반전 단자가 접지($0\text{ V}$)되어 있으므로 가상 단락에 의해 출력 전압 $V_{o1} = 0\text{ V}$입니다. • 하단 OP-Amp: 비반전 단자에 $V_2 = -1\text{ V}$가 입력되므로 가상 단락에 의해 출력 전압 $V_{o2} = -1\text{ V}$입니다. • 중간 다이오드는 아노드가 $V_{o1} = 0\text{ V}$, 캐소드가 $V_{o2} = -1\text{ V}$에 연결되어 있으나, 다이오드 연결 극성과 전위 조건에 따라 차단(OFF) 상태를 유지하여 전류가 흐르지 않습니다. ■ 2단계: 2단 차동 OP-Amp 회로의 출력 전압($V_o$) 계산 • 2단 OP-Amp 비반전 단자 전압 $V_+$: $$V_+ = V_{o2} \times \frac{2R}{R + 2R} = -1\text{ V} \times \frac{2}{3} = -\frac{2}{3}\text{ V}$$ • 가상 단락 조건($V_- = V_+$) 적용: $$V_- = -\frac{2}{3}\text{ V}$$ • 반전 단자 노드에서 KCL 적용: $$\frac{V_{o1} - V_-}{R} = \frac{V_- - V_o}{2R}$$ $$\frac{0\text{ V} - (-\frac{2}{3}\text{ V})}{R} = \frac{-\frac{2}{3}\text{ V} - V_o}{2R}$$ • 양변을 정리하여 $V_o$ 계산: $$\frac{2}{3} = \frac{-\frac{2}{3} - V_o}{2} \implies \frac{4}{3} = -\frac{2}{3} - V_o \implies V_o = -2\text{ V}$$ ■ 최종 결과: • 출력 전압은 -2 V (①번)

■ 1단계: 시프트 레지스터 구조 및 출력 논리식 확인 • 4비트 시프트 레지스터의 상태 벡터: $(OUT_1, OUT_2, OUT_3, OUT_4)$ • 최종 출력 논리식: $$OUT = OUT_1 \cdot \overline{OUT_2} \cdot \overline{OUT_3} \cdot OUT_4$$ • 출력이 High("H")가 되기 위한 유일한 조건: $$(OUT_1, OUT_2, OUT_3, OUT_4) = (H, L, L, H)$$ ■ 2단계: 클럭 입력에 따른 상태 전이 • 초기 상태: $(L, L, L, L)$ • 1st 클럭 (IN = H): $(H, L, L, L) \implies OUT = L$ • 2nd 클럭 (IN = H): $(H, H, L, L) \implies OUT = L$ • 3rd 클럭 (IN = L): $(L, H, H, L) \implies OUT = L$ • 4th 클럭 (IN = L): $(L, L, H, H) \implies OUT = L$ • 5th 클럭 (IN = H): $(H, L, L, H) \implies OUT = H$ • 6th 클럭 (IN = H): $(H, H, L, L) \implies OUT = L$ ■ 최종 결과: • 출력 시퀀스는 "L" $\to$ "L" $\to$ "L" $\to$ "L" $\to$ "H" $\to$ "L" (④번)

■ 1단계: 슈퍼노드 관계식 수립 • $4\text{ mA}$ 전류원 상단 노드를 $V_1$, 출력 노드를 $V_o$로 정의합니다. • $2\text{ V}$ 독립 전압원에 의해 두 노드 간 전압 관계: $$V_o - V_1 = 2\text{ V} \implies V_1 = V_o - 2\text{ V}$$ ■ 2단계: 슈퍼노드 KCL 방정식 유도 및 $V_o$ 계산 • $V_1$과 $V_o$ 노드를 묶은 슈퍼노드에서 KCL 적용: $$\frac{V_1}{R_A} - 4\text{ mA} + \frac{V_o}{R_B} = 0$$ • $R_A = 4\text{ k}\Omega, R_B = 8\text{ k}\Omega$ 대입: $$\frac{V_1}{4\text{ k}\Omega} - 4\text{ mA} + \frac{V_o}{8\text{ k}\Omega} = 0$$ • 양변에 $8\text{ k}\Omega$을 곱하여 정리: $$2V_1 - 32 + V_o = 0 \implies 2V_1 + V_o = 32$$ • $V_1 = V_o - 2$ 대입: $$2(V_o - 2) + V_o = 32$$ $$3V_o - 4 = 32 \implies 3V_o = 36 \implies V_o = 12\text{ V}$$ ■ 최종 결과: • 출력 전압은 12 V (④번)

■ 1단계: R-2R 사다리꼴 저항망 입력 등가 전압 계산 • 비반전 단자가 접지되어 있어 반전 단자는 가상 접지($V_- = 0\text{ V}$)를 유지합니다. • 저항망의 노드 해석을 통해 반전 단자로 유입되는 유효 등가 입력 전압을 구하면: $$V_{\text{in}}' = 0.5 V_{REF}$$ ■ 2단계: 반전 증폭기 출력 전압($V_o$) 계산 • 입력 등가 저항 $R$과 피드백 저항 $2R$에 따른 반전 증폭 동작: $$V_o = -\frac{2R}{R} \times V_{\text{in}}' = -2 \times (0.5 V_{REF}) = -V_{REF}$$ ■ 최종 결과: • 출력 전압 $V_o$는 $-V_{REF}$ (②번)

■ 1단계: 베이스 전류($I_B$) 및 컬렉터 전류($I_C$) 계산 • 베이스 루프 KVL 적용 ($V_{CC} = 10.7\text{ V}, R_B = 200\text{ k}\Omega, V_{BE} = 0.7\text{ V}$): $$I_B = \frac{V_{CC} - V_{BE}}{R_B} = \frac{10.7\text{ V} - 0.7\text{ V}}{200\text{ k}\Omega} = \frac{10\text{ V}}{200\text{ k}\Omega} = 0.05\text{ mA}$$ • 활성 영역 동작 컬렉터 전류 $I_C$: $$I_C = \beta I_B = 100 \times 0.05\text{ mA} = 5\text{ mA}$$ ■ 2단계: 컬렉터 노드 전압($V_C$) 계산 • 베이스-컬렉터 전압 관계식 ($V_{BC} = -6\text{ V}, V_B = V_{BE} = 0.7\text{ V}$): $$V_{BC} = V_B - V_C \implies -6\text{ V} = 0.7\text{ V} - V_C \implies V_C = 6.7\text{ V}$$ ■ 3단계: 바이어스 저항 $R_C$ 계산 • 저항 $R_C$ 양단 전압 강하 $V_{RC}$: $$V_{RC} = V_{CC} - V_C = 10.7\text{ V} - 6.7\text{ V} = 4\text{ V}$$ • 저항 $R_C$ 값 계산: $$R_C = \frac{V_{RC}}{I_C} = \frac{4\text{ V}}{5\text{ mA}} = 0.8\text{ k}\Omega$$ ■ 최종 결과: • $R_C$ 값은 0.8 k$\Omega$ (①번)

■ 1단계: 카르노 맵 내 인접 1의 묶음 분류 • 모서리 4칸 묶음: - 네 귀퉁이 항을 묶으면 변하지 않는 변수에 의해 B'D'가 됩니다. • 중앙 4칸 묶음: - 중앙 정사각형 항을 묶으면 변하지 않는 변수에 의해 BD가 됩니다. • 2칸 묶음: - 좌측 상단과 하단의 인접 항을 묶으면 변하지 않는 변수에 의해 A'B'C'가 됩니다. ■ 2단계: 최적 논리식 합성 • 유도된 논리항들을 논리합으로 결합: $$F = A'B'C' + BD + B'D'$$ ■ 최종 결과: • 간략화된 논리식은 A'B'C' + BD + B'D' (②번)

■ 1단계: 드레인 전류의 온도 의존성 검토 (보기 ② 판별) • 온도가 상승하면 격자 진동에 의한 산란이 증가하여 캐리어의 이동도($\mu$)가 감소하므로 드레인 전류는 감소합니다. • 따라서 "온도에 영향을 받지 않는다"는 설명은 옳지 않습니다. (②번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 드레인 전류는 채널 폭/길이 비($W/L$)에 비례하므로 채널 길이 $L$이 작아지면 드레인 전류는 증가합니다. (옳은 설명) • ③번: 포화 영역에서 $V_{DS}$가 증가하면 핀치오프 지점이 소스 쪽으로 이동하여 유효 채널 길이가 줄어드는 채널 길이 변조 효과가 발생합니다. (옳은 설명) • ④번: 소스-바디 간 역방향 전압 $V_{SB}$가 인가되면 공핍 영역의 전하량이 증가하여 문턱 전압이 증가하는 바디 효과가 발생합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 테브난 등가 저항($R_{TH}$) 계산 • 독립 전압원($15\text{ V}$)을 단락(Short) 처리한 후 출력 단자에서 바라본 저항망을 해석합니다: - 좌측 $20\text{ k}\Omega$ 저항 2개의 병렬 합성: $20\text{ k}\Omega \parallel 20\text{ k}\Omega = 10\text{ k}\Omega$ - 중간 저항과의 직렬 합성: $10\text{ k}\Omega + 10\text{ k}\Omega = 20\text{ k}\Omega$ - 우측 부하 저항과의 병렬 합성: $$R_{TH} = 20\text{ k}\Omega \parallel 10\text{ k}\Omega = \frac{20 \times 10}{20 + 10} = \frac{20}{3}\text{ k}\Omega$$ ■ 2단계: 테브난 등가 전압($V_{TH}$) 계산 • 출력 단자가 개방된 상태에서 중간 분기 노드 전압 $V_A$: $$V_A = 15\text{ V} \times \frac{20\text{ k}\Omega \parallel 20\text{ k}\Omega}{20\text{ k}\Omega + (20\text{ k}\Omega \parallel 20\text{ k}\Omega)} = 15\text{ V} \times \frac{10\text{ k}\Omega}{30\text{ k}\Omega} = 5\text{ V}$$ • $V_A$ 노드에서 우측 두 개의 $10\text{ k}\Omega$ 저항에 의한 전압 분배로 출력 개방 전압 $V_{TH}$ 계산: $$V_{TH} = 5\text{ V} \times \frac{10\text{ k}\Omega}{10\text{ k}\Omega + 10\text{ k}\Omega} = 2.5\text{ V}$$ ■ 최종 결과: • $V_{TH} = 2.5\text{ V}, \\quad R_{TH} = 20/3\text{ k}\Omega$ (①번)

■ 1단계: 평행판 커패시터의 정전용량 공식 • 정전용량 $C$: $$C = \varepsilon \frac{A}{d}$$ ■ 2단계: 보기별 정전용량 변화 검토 • ①번: 거리를 2배($2d$)로 늘리면 정전용량은 $1/2$배가 됩니다. • ②번: 면적을 2배($2A$)로 늘리면 정전용량은 정확히 2배가 됩니다. (적절한 방법) • ③번: 유전율을 $1/2$배($\varepsilon/2$)로 줄이면 정전용량은 $1/2$배가 됩니다. • ④번: 면적과 거리를 동시에 2배로 늘리면 $\frac{2A}{2d} = \frac{A}{d}$이므로 정전용량은 변하지 않습니다. ■ 최종 결과: • 정전용량을 2배로 늘리는 방법은 ②번

■ 1단계: 나이퀴스트 표본화율($f_s$) 계산 • 신호의 최고 주파수 $f_{\text{max}} = 5\text{ kHz}$이므로: $$f_s = 2 \times f_{\text{max}} = 2 \times 5\text{ kHz} = 10\text{ kHz}$$ ■ 2단계: 양자화 비트 수($n$) 결정 • 24-레벨 이상의 정밀도를 표현하기 위한 최소 비트 수: $$2^n \ge 24 \implies n = 5\text{ bits}$$ ($n=4$는 16레벨까지만 표현 가능하므로 5비트 필요) ■ 3단계: PCM 전송 비트율(Bit Rate) 계산 • 비트율 공식 적용: $$\text{비트율} = f_s \times n = 10\text{ kHz} \times 5\text{ bits} = 50\text{ kbps}$$ ■ 최종 결과: • 펄스코드변조의 비트율은 50 kbps (④번)

■ 1단계: 반전 단자 루프 해석 및 출력 전압 관계 유도 • 가상 단락에 의해 반전 단자와 비반전 단자의 전위는 같습니다: $$V_- = V_+ = V$$ • 반전 단자 노드에서 KCL 적용 ($10\text{ k}\Omega$ 저항 2개 분배): $$\frac{V - 0\text{ V}}{10\text{ k}\Omega} = \frac{V_o - V}{10\text{ k}\Omega} \implies V_o = 2V$$ ■ 2단계: 비반전 단자 노드 전압($V$) 계산 • 비반전 단자 노드($V$)에서 KCL 적용: $$\frac{V - 10\text{ V}}{100\text{ k}\Omega} + \frac{V}{20\text{ k}\Omega} + \frac{V - V_o}{100\text{ k}\Omega} = 0$$ • $V_o = 2V$ 대입 및 양변에 $100\text{ k}\Omega$ 곱하여 정리: $$(V - 10) + 5V + (V - 2V) = 0$$ $$5V = 10 \implies V = 2\text{ V}$$ ■ 3단계: 부하 전류($I_L$) 계산 • 부하 저항 $R_L = 20\text{ k}\Omega$ 양단 전압이 $V = 2\text{ V}$이므로: $$I_L = \frac{V}{20\text{ k}\Omega} = \frac{2\text{ V}}{20\text{ k}\Omega} = 0.1\text{ mA}$$ ■ 최종 결과: • 부하 전류 $I_L$은 0.1 mA (②번)

■ 1단계: 풀다운(NMOS) 네트워크 논리식 분석 • 하단 NMOS 트랜지스터 연결 구조: - $A$와 $B$가 직렬 연결: $AB$ - $C$와 $D$가 직렬 연결: $CD$ - 두 직렬 경로가 병렬 연결: $AB + CD$ ■ 2단계: CMOS 출력 논리식 유도 • CMOS 출력은 풀다운 네트워크의 부정(NOT) 형태이므로: $$F = \overline{AB + CD}$$ • 이는 $AB$와 $CD$의 논리합에 부정을 취한 것이므로, $A$와 $B$의 AND 결합 및 $C$와 $D$의 AND 결합을 다시 NOR 연산한 회로와 동일합니다. ■ 최종 결과: • 회로와 동일한 논리함수를 갖는 것은 ③번

■ 1단계: 괄호별 불 대수 분배 법칙 적용 • 앞의 두 항 전개 ($B\bar{B} = 0$ 적용): $$(A + B)(A + \bar{B}) = A + B\bar{B} = A + 0 = A$$ • 뒤의 두 항 전개 ($B\bar{B} = 0$ 적용): $$(\bar{A} + B)(\bar{A} + \bar{B}) = \bar{A} + B\bar{B} = \bar{A} + 0 = \bar{A}$$ ■ 2단계: 최종 곱 연산 수행 • 두 중간 결과를 곱하여 정리: $$F = A \cdot \bar{A} = 0$$ ■ 최종 결과: • 간략화한 결과는 0 (③번)

■ 1단계: 각 보기의 정오 분석 • ㄱ (옳지 않음): 발광다이오드는 금속-반도체 접합이 아닌 화합물 반도체로 제작되는 PN 접합 다이오드입니다. • ㄴ (옳지 않음): 발광다이오드는 순방향 바이어스가 인가될 때 전자와 정공이 재결합하면서 빛을 방출합니다. 역방향 바이어스라는 설명과 실리콘(간접 천이형 반도체)을 주 발광 소자로 언급한 부분은 옳지 않습니다. • ㄷ (옳은 설명): 포토다이오드는 빛을 전기 신호로 변환하는 수광 소자이며, LED는 전기 신호를 빛으로 변환하는 발광 소자이므로 서로 반대되는 기능을 합니다. • ㄹ (옳은 설명): 방출되는 빛의 세기는 캐리어의 재결합 양에 비례하며, 재결합 양은 다이오드에 흐르는 순방향 전류에 비례합니다. ■ 2단계: 옳지 않은 항목 종합 • 설명 중 옳지 않은 것은 ㄱ, ㄴ입니다. ■ 최종 결과: • 옳지 않은 것으로만 묶인 것은 ①번

■ 1단계: 변조 지수($m$) 계산 • 포락선 파형의 최대 전압 $V_{\text{max}} = 18\text{ V}$, 최소 전압 $V_{\text{min}} = 2\text{ V}$ • 변조 지수 공식 적용: $$m = \frac{V_{\text{max}} - V_{\text{min}}}{V_{\text{max}} + V_{\text{min}}} = \frac{18\text{ V} - 2\text{ V}}{18\text{ V} + 2\text{ V}} = \frac{16}{20} = 0.8$$ ■ 2단계: 캐리어 전력 비율($R$) 유도 • DSB-LC 총 송신 전력 $P_T$: $$P_T = P_C \left(1 + \frac{m^2}{2}\right) = P_C \left(\frac{2 + m^2}{2}\right)$$ • 총 전력 중 캐리어 전력($P_C$)의 비율 $R$: $$R = \frac{P_C}{P_T} = \frac{P_C}{P_C \left(\frac{2 + m^2}{2}\right)} = \frac{2}{m^2 + 2}$$ ■ 최종 결과: • $m = 0.8, \quad R = \frac{2}{m^2 + 2}$ (①번)