다음 그림과 같이 이상적인 연산증폭기를 이용한 회로에서 출력 전압 로서 옳은 것은?
2011년 국가직 9급 전자공학개론 6번
2011년도 시행 • 6번 문항
💡 정답 및 상세 해설 확인하기
정답: 4번
■ 1단계: 입력 분배 노드 전압($V_x$) 계산
• 연산증폭기 반전 입력 단자는 가상 접지에 의해 $0\text{ V}$입니다.
• $2\text{ k}\Omega, 6\text{ k}\Omega, 4\text{ k}\Omega$ 저항이 만나는 노드 $V_x$에서 KCL 적용:
$$\frac{11\text{ V} - V_x}{2\text{ k}\Omega} = \frac{V_x}{6\text{ k}\Omega} + \frac{V_x - 0\text{ V}}{4\text{ k}\Omega}$$
• 양변에 $12\text{ k}\Omega$을 곱하여 정리:
$$6(11 - V_x) = 2V_x + 3V_x$$
$$66 - 6V_x = 5V_x \implies 11V_x = 66 \implies V_x = 6\text{ V}$$
■ 2단계: 출력 전압($V_o$) 계산
• 노드 $V_x$에서 반전 단자로 유입되는 전류 $I$:
$$I = \frac{V_x - 0\text{ V}}{4\text{ k}\Omega} = \frac{6\text{ V}}{4\text{ k}\Omega} = 1.5\text{ mA}$$
• 이상적인 연산증폭기의 입력 전류는 0이므로 전류 $I$는 전량 피드백 저항 $R_f = 12\text{ k}\Omega$으로 흐릅니다:
$$0\text{ V} - V_o = I \times R_f = 1.5\text{ mA} \times 12\text{ k}\Omega = 18\text{ V}$$
$$V_o = -18\text{ V}$$
■ 최종 결과:
• 출력 전압 $V_o$는 -18 V (④번)
• 연산증폭기 반전 입력 단자는 가상 접지에 의해 $0\text{ V}$입니다.
• $2\text{ k}\Omega, 6\text{ k}\Omega, 4\text{ k}\Omega$ 저항이 만나는 노드 $V_x$에서 KCL 적용:
$$\frac{11\text{ V} - V_x}{2\text{ k}\Omega} = \frac{V_x}{6\text{ k}\Omega} + \frac{V_x - 0\text{ V}}{4\text{ k}\Omega}$$
• 양변에 $12\text{ k}\Omega$을 곱하여 정리:
$$6(11 - V_x) = 2V_x + 3V_x$$
$$66 - 6V_x = 5V_x \implies 11V_x = 66 \implies V_x = 6\text{ V}$$
■ 2단계: 출력 전압($V_o$) 계산
• 노드 $V_x$에서 반전 단자로 유입되는 전류 $I$:
$$I = \frac{V_x - 0\text{ V}}{4\text{ k}\Omega} = \frac{6\text{ V}}{4\text{ k}\Omega} = 1.5\text{ mA}$$
• 이상적인 연산증폭기의 입력 전류는 0이므로 전류 $I$는 전량 피드백 저항 $R_f = 12\text{ k}\Omega$으로 흐릅니다:
$$0\text{ V} - V_o = I \times R_f = 1.5\text{ mA} \times 12\text{ k}\Omega = 18\text{ V}$$
$$V_o = -18\text{ V}$$
■ 최종 결과:
• 출력 전압 $V_o$는 -18 V (④번)