2011년 전자공학개론 (국가직)

■ 1단계: PLL의 기본 구성 요소 확인 • 위상검출기(PD, Phase Detector): 기준 신호와 귀환 신호 사이의 위상차를 검출합니다. • 저역통과필터(LPF, Low Pass Filter): 위상차 신호에서 고주파 성분을 제거하여 직류 제어 전압을 추출합니다. • 전압제어발진기(VCO, Voltage Controlled Oscillator): 인가된 제어 전압에 비례하는 주파수를 발진하여 출력합니다. ■ 2단계: 오답 판별 • 주파수변별기(Frequency Discriminator)는 FM 복조기 등에 사용되는 회로로, PLL의 기본 루프 구성 요소에 해당하지 않습니다. ■ 최종 결과: • 기본 구성 요소로서 옳지 않은 것은 ③번

■ 1단계: 주어진 논리식 정리 • 원래 논리식: $$F = \bar{A}B\bar{C} + ABC + \bar{A}BC + AB\bar{C}$$ ■ 2단계: 공통 인수를 이용한 식 묶기 • $\bar{A}B$와 $AC$를 각각 공통 인수로 묶어 정리: $$F = \bar{A}B(\bar{C} + C) + AC(B + \bar{B})$$ • $\bar{C} + C = 1$ 및 $B + \bar{B} = 1$ 적용: $$F = \bar{A}B(1) + AC(1) = \bar{A}B + AC$$ ■ 최종 결과: • 동일한 함수는 $\bar{A}B + AC$ (②번)

■ 1단계: 단상 교류 유효 전력 공식 • 유효 전력 $P$: $$P = V_{\text{rms}} I_{\text{rms}} \cos\theta$$ ■ 2단계: 전력 계산 • 주어진 값 $V_{\text{rms}} = 220\text{ V}, I_{\text{rms}} = 10\text{ A}, \theta = 60^\circ$ 대입: $$P = 220\text{ V} \times 10\text{ A} \times \cos(60^\circ)$$ $$P = 2,200 \times 0.5 = 1,100\text{ W}$$ ■ 최종 결과: • 소비되는 전력은 1,100 W (③번)

■ 1단계: 플립플롭과 래치의 동작 방식 비교 • 플립플롭: 클럭 신호의 상승 또는 하강 에지 순간에만 상태를 갱신하는 에지 트리거(Edge-triggered) 방식으로 동작합니다. • 래치: 인에이블 신호가 특정 전압 레벨(High 또는 Low)을 유지하는 구간 동안 입력을 출력에 반영하는 레벨 트리거(Level-triggered) 방식으로 동작합니다. ■ 2단계: 보기 검토 • ①, ②, ③번: 트리거 방식의 본질적 차이를 설명하지 못하거나 특정 구조에 한정된 잘못된 설명입니다. • ④번: 플립플롭은 에지 트리거, 래치는 레벨 트리거로 동작한다는 설명이 정확합니다. ■ 최종 결과: • 옳은 설명은 ④번

■ 1단계: 선형 및 스위칭 정전압 조정기 특성 비교 • 선형 정전압 조정기(Linear Regulator): 회로 구조가 단순하고 잡음 및 리플이 매우 적으나, 소자의 열 방출로 인해 효율이 낮습니다. • 스위칭 정전압 조정기(Switching Regulator): 소자가 온/오프 스위칭을 하여 전력 손실이 적고 효율이 높으며 소형화가 가능하지만, 고주파 스위칭 잡음이 발생합니다. ■ 2단계: 스위칭 조정기의 장점 검토 • 잡음이 적은 특성은 선형 레귤레이터의 장점이며, 스위칭 레귤레이터는 상대적으로 잡음이 큽니다. 따라서 ②번은 스위칭 레귤레이터의 장점으로 볼 수 없습니다. ■ 최종 결과: • 스위칭 정전압 조정기의 장점이 아닌 것은 ②번

■ 1단계: 입력 분배 노드 전압($V_x$) 계산 • 연산증폭기 반전 입력 단자는 가상 접지에 의해 $0\text{ V}$입니다. • $2\text{ k}\Omega, 6\text{ k}\Omega, 4\text{ k}\Omega$ 저항이 만나는 노드 $V_x$에서 KCL 적용: $$\frac{11\text{ V} - V_x}{2\text{ k}\Omega} = \frac{V_x}{6\text{ k}\Omega} + \frac{V_x - 0\text{ V}}{4\text{ k}\Omega}$$ • 양변에 $12\text{ k}\Omega$을 곱하여 정리: $$6(11 - V_x) = 2V_x + 3V_x$$ $$66 - 6V_x = 5V_x \implies 11V_x = 66 \implies V_x = 6\text{ V}$$ ■ 2단계: 출력 전압($V_o$) 계산 • 노드 $V_x$에서 반전 단자로 유입되는 전류 $I$: $$I = \frac{V_x - 0\text{ V}}{4\text{ k}\Omega} = \frac{6\text{ V}}{4\text{ k}\Omega} = 1.5\text{ mA}$$ • 이상적인 연산증폭기의 입력 전류는 0이므로 전류 $I$는 전량 피드백 저항 $R_f = 12\text{ k}\Omega$으로 흐릅니다: $$0\text{ V} - V_o = I \times R_f = 1.5\text{ mA} \times 12\text{ k}\Omega = 18\text{ V}$$ $$V_o = -18\text{ V}$$ ■ 최종 결과: • 출력 전압 $V_o$는 -18 V (④번)

■ 1단계: 상단 및 하단 증폭단 출력 분석 • 상단 반전 증폭단 출력 ($V_{\text{top}}$): $$V_{\text{top}} = -2V_1$$ • 하단 다이오드 정류 버퍼단 출력 ($V_{\text{bottom}}$): - $V_2 > 0$ (양의 반주기): 다이오드 도통으로 $V_{\text{bottom}} = V_2$ - $V_2 < 0$ (음의 반주기): 다이오드 차단으로 $V_{\text{bottom}} = 0\text{ V}$ ■ 2단계: 최종 반전 가산기 출력($V_o$) 계산 • 최종 출력 관계식: $$V_o = -\left(\frac{R}{R}V_{\text{top}} + \frac{R}{R/2}V_{\text{bottom}}\right) = -(V_{\text{top}} + 2V_{\text{bottom}})$$ • 입력이 양수 구간일 때 ($V_1 = V_2 = 1\text{ V}$): - $V_{\text{top}} = -2\text{ V}, \quad V_{\text{bottom}} = 1\text{ V}$ - $V_o = -(-2\text{ V} + 2(1\text{ V})) = 0\text{ V}$ • 입력이 음수 구간일 때 ($V_1 = V_2 = -1\text{ V}$): - $V_{\text{top}} = 2\text{ V}, \quad V_{\text{bottom}} = 0\text{ V}$ - $V_o = -(2\text{ V} + 2(0\text{ V})) = -2\text{ V}$ ■ 최종 결과: • 양의 주기에서는 0 V, 음의 주기에서는 -2 V가 출력되는 ②번 파형이 정답입니다.

■ 1단계: 진성 실리콘의 특성 검토 • 4족 원소인 실리콘은 최외각 가전자가 4개입니다. (②번 옳은 설명) • 열에너지를 받으면 공유 결합을 이탈하여 전도대로 올라간 전자는 자유 전자가 되고 가전자대에는 정공이 생성됩니다. (①번 옳은 설명) • 열에 의해 생성되는 전자-정공 쌍(EHP)에 의해 전자 농도와 정공 농도는 항상 같습니다. (③번 옳은 설명) ■ 2단계: 불순물 도핑과 전기 전도성 검토 (보기 ④ 판별) • 5족 원소인 안티몬(Sb)을 도핑하면 다수 캐리어인 자유 전자의 농도가 크게 증가합니다. • 캐리어 농도가 증가하면 반도체의 전기 전도도($\sigma$)는 크게 증가합니다. 따라서 전기 전도성이 감소한다는 설명은 옳지 않습니다. (④번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 베이스 전류($I_B$) 계산 • 베이스 노드 전압은 $6.3\text{ V}$, 컬렉터 노드 전압은 $3.3\text{ V}$입니다. • 베이스와 컬렉터 사이 저항 $30\text{ k}\Omega$에 흐르는 전류 $I_B$: $$I_B = \frac{6.3\text{ V} - 3.3\text{ V}}{30\text{ k}\Omega} = \frac{3.0\text{ V}}{30\text{ k}\Omega} = 0.1\text{ mA}$$ ■ 2단계: 컬렉터 전류($I_C$) 계산 • 컬렉터 노드에서 접지로 흐르는 전체 전류 $I_{330}$: $$I_{330} = \frac{3.3\text{ V} - 0\text{ V}}{330\text{ }\Omega} = 10\text{ mA}$$ • 컬렉터 노드에서 KCL 적용 ($I_C + I_B = I_{330}$): $$I_C = I_{330} - I_B = 10\text{ mA} - 0.1\text{ mA} = 9.9\text{ mA}$$ ■ 3단계: 트랜지스터 전류 이득($\beta$) 계산 • 직류 전류 이득 공식 적용: $$\beta = \frac{I_C}{I_B} = \frac{9.9\text{ mA}}{0.1\text{ mA}} = 99$$ ■ 최종 결과: • 전류이득 $\beta$ 값은 99 (①번)

■ 1단계: 정궤환 및 슈미트 트리거 특성 분석 • 출력 전압이 저항 분배기를 거쳐 연산증폭기의 비반전 입력 단자(+)로 궤환되는 양귀환(Positive Feedback) 구조입니다. • 이는 히스테리시스 특성을 갖는 슈미트 트리거 회로의 형태입니다. ■ 2단계: 회로 동작 및 안정 상태 판별 • 양귀환에 의해 출력이 선형 영역에 머무르지 않고, 제너 다이오드에 의해 결정되는 상한 또는 하한의 두 가지 포화 전압 상태 중 하나로 고정됩니다. • 따라서 이 회로는 두 개의 안정한 출력 상태(High/Low)를 갖는 쌍안정 멀티바이브레이터로 동작합니다. ■ 최종 결과: • 회로의 기능을 가장 잘 표현한 것은 ④번

■ 1단계: 픽셀당 데이터 비트 수 계산 • 색상 수가 1024개이므로 픽셀당 필요한 비트 수: $$N = \log_2(1024) = 10\text{ bits/pixel}$$ ■ 2단계: 시스템 비트율 계산 • 해상도: $640 \times 480\text{ pixels/frame}$ • 프레임률: $10\text{ frames/s}$ • 비트율 계산 공식: $$\text{Bit Rate} = 640 \times 480 \times 10 \times 10 = 30,720,000\text{ bps} = 30.72\text{ Mbps}$$ ■ 최종 결과: • 요구되는 비트율은 30.72 Mbps (④번)

■ 1단계: 광섬유 케이블의 특성 검토 • 광섬유 케이블은 대역폭이 매우 커 전송률이 높고, 빛 신호를 이용하므로 전자기 간섭(EMI)의 영향을 받지 않으며 감쇠율이 낮아 리피터 간격이 깁니다. (①, ③, ④번 옳은 설명) ■ 2단계: 분기 및 접속 특성 검토 (보기 ② 판별) • 광섬유는 매우 가늘고 부서지기 쉬운 유리 또는 플라스틱 재질로 되어 있어 정밀한 정렬과 특수 접속 장비가 필요하므로 중간에서 신호를 따내는 탭(Tap) 작업이 매우 어렵습니다. • 중간 탭을 내기 쉬운 특성은 동축 케이블의 장점입니다. 따라서 ②번은 광섬유 케이블의 설명으로 옳지 않습니다. (②번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 다이오드 동작 구간 분석 • 비반전 단자가 $+5\text{ V}$에 연결되어 있으므로 가상 단락에 의해 반전 단자 전압은 $V_- = 5\text{ V}$입니다. • 입력 $V_i < 5\text{ V}$일 때: - 반전 단자에서 입력 단자 방향으로 전류가 흘러 피드백 다이오드가 순방향 도통(ON)됩니다. - 다이오드가 단락되므로 출력 전압은 반전 단자 전압과 동일한 $V_o = 5\text{ V}$로 고정됩니다. • 입력 $V_i > 5\text{ V}$일 때: - 피드백 다이오드는 역방향 차단(OFF) 상태가 되며, 피드백 저항 $R$을 통해 동작합니다. - 출력 전압: $$\frac{V_i - 5\text{ V}}{R} = \frac{5\text{ V} - V_o}{R} \implies V_o = 10\text{ V} - V_i$$ ■ 2단계: 입출력 특성 곡선 판별 • $V_i \le 5\text{ V}$ 구간에서는 $V_o = 5\text{ V}$의 일정한 수평선을 나타내고, $V_i > 5\text{ V}$ 구간에서는 기울기 $-1$로 감소하는 직선을 나타내는 파형은 ③번입니다. ■ 최종 결과: • 올바른 특성곡선은 ③번 파형 (③번)

■ 1단계: MOS 드레인 전류 공식 • 트랜지스터의 드레인 전류 크기는 포화 영역과 트라이오드 영역 모두에서 채널 폭/길이 비($W/L$)에 비례합니다: $$|I_{DS}| \propto \frac{W}{L}$$ ■ 2단계: 채널 길이 2배 증가 시 전류 변화 • 채널 길이 $L$을 2배로 증가시키면 $|I_{DS}|$는 $1/2$배로 감소합니다. • 이는 캐리어 종류(전자 또는 정공)와 무관하게 NMOS와 PMOS 모두에 동일하게 적용됩니다. ■ 최종 결과: • P형 MOS와 N형 MOS 모두 감소합니다. (②번)

■ 1단계: 버랙터 다이오드의 동작 특성 • PN 접합에 역방향 바이어스 전압을 인가하면 전압의 크기에 비례하여 공핍층의 두께가 증가합니다. • 공핍층 두께가 증가하면 등가 정전용량(접합 커패시턴스)은 감소하므로, 전압으로 커패시턴스를 가변 제어할 수 있습니다. ■ 2단계: 응용 분야 • 이러한 전압 제어 가변 커패시터 특성을 이용하여 전자동조회로, 전압제어발진기(VCO), 주파수 변조기 등에 널리 사용되는 소자는 버랙터 다이오드(Varactor Diode)입니다. ■ 최종 결과: • 해당하는 소자는 버랙터 다이오드 (③번)

■ 1단계: 실용 적분기 회로의 동작 특성 분석 • 입력 저항 $R_1$과 피드백 가지의 병렬 $R_f \parallel C_f$로 구성된 연산증폭기 회로는 능동 실용 적분기(저역통과 필터) 회로입니다. • 기본적으로 반전 증폭 구조이므로 입력 신호와 출력 신호는 위상이 $180^\circ$ 반전됩니다. ■ 2단계: 구형파 입력에 대한 출력 파형 분석 • 입력 $V_i$가 양(+)의 전압일 때, 반전 적분 동작에 의해 출력 전압 $V_o$는 일정한 기울기로 선형 감소합니다. • 입력 $V_i$가 음(-)의 전압일 때, 반전 적분 동작에 의해 출력 전압 $V_o$는 일정한 기울기로 선형 증가합니다. • 따라서 대칭 구형파를 입력할 때 정상상태 출력은 위상이 반전된 삼각파 형태로 나타납니다. ■ 최종 결과: • 정상상태의 출력신호로 가장 적합한 것은 ②번 파형입니다. (②번)

■ 1단계: 가상 단락에 의한 전위 확인 • 이상적인 연산증폭기의 가상 단락 조건에 의해: $$V_- = V_+$$ • 입력 전압 $V_i$가 비반전 단자(+)에 직접 연결되어 있으므로: $$V_+ = V_i \implies V_- = V_i$$ ■ 2단계: 반전 단자 노드에서 KCL 적용 • 저항 $R_1$의 한쪽 끝은 $V_i$, 다른 쪽 끝은 반전 단자($V_- = V_i$)에 연결되어 있으므로 저항 $R_1$ 양단의 전위차는 0입니다. • 반전 단자 노드에 KCL을 적용하면: $$\frac{V_- - V_i}{R_1} + \frac{V_- - V_o}{R_2} = 0$$ • $V_- = V_i$를 대입하여 정리: $$\frac{V_i - V_i}{R_1} + \frac{V_i - V_o}{R_2} = 0 \implies 0 + \frac{V_i - V_o}{R_2} = 0 \implies V_o = V_i$$ ■ 최종 결과: • 출력 전압 $V_o$는 $V_i$와 같습니다. (①번)

■ 1단계: TTL 게이트 소자의 논리 동작 판별 • 주어진 TTL 회로는 입력 $A, B$가 모두 1일 때만 출력이 0이 되고, 그 외에는 1을 출력하는 2입력 NAND 게이트입니다: $$F = \overline{A \cdot B}$$ ■ 2단계: 4개의 NAND 게이트를 이용한 XOR(반가산기 Sum) 구현 • 반가산기의 합 비트 논리식: $$S = A \oplus B = A\bar{B} + \bar{A}B$$ • NAND 게이트 4개를 교차 대칭 연결하여 XOR을 구현하는 표준 결합 구조: - 1단 공통 게이트: $G_1 = \overline{AB}$ - 2단 상/하단 게이트: $G_2 = \overline{A \cdot G_1}, \quad G_3 = \overline{B \cdot G_1}$ - 3단 최종 게이트: $G_4 = \overline{G_2 \cdot G_3} = A \oplus B$ • 이 연결 토폴로지를 갖는 회로는 ④번입니다. ■ 최종 결과: • 반가산기의 합 비트를 올바르게 구현한 회로는 ④번입니다.

■ 1단계: 카르노 맵 데이터 분석 • 카르노 맵 상에서 출력이 1인 민텀과 0인 셀의 위치: - $CD = 00, 01$의 8개 셀은 모두 1이므로 공통 묶음 항은 $\bar{C}$가 됩니다. - $(A, B, C, D) = (1, 1, 1, 0)$인 위치의 실제 카르노 맵 값은 0입니다. ■ 2단계: 보기 ③번 논리식의 반례 검증 • 보기 ③번 식: $$Y = \bar{C} + \bar{A}\bar{D} + C\bar{D}$$ • $(A, B, C, D) = (1, 1, 1, 0)$을 대입하여 연산: $$Y = \bar{1} + (\bar{1} \cdot \bar{0}) + (1 \cdot \bar{0}) = 0 + 0 + 1 = 1$$ • 실제 카르노 맵 값은 0이어야 하는데 식의 결과는 1이 되므로 보기 ③번 부울방정식은 옳지 않습니다. ■ 최종 결과: • 간략화 부울방정식 중 옳지 않은 것은 ③번입니다.

■ 1단계: 전달함수 식 인수분해 • 주어진 전달함수 $H(s)$: $$H(s) = \frac{100s(s+3)}{10s^2 + 150s + 500} = \frac{100s(s+3)}{10(s+5)(s+10)} = \frac{10s(s+3)}{(s+5)(s+10)} = \frac{10s^2 + 30s}{s^2 + 15s + 50}$$ ■ 2단계: 다항식 나눗셈 및 부분분수 전개 • 몫과 나머지로 분리: $$\frac{10s^2 + 30s}{s^2 + 15s + 50} = 10 - \frac{120s + 500}{s^2 + 15s + 50}$$ • 분수 성분을 부분분수로 전개: $$\frac{120s + 500}{(s+5)(s+10)} = \frac{A}{s+5} + \frac{B}{s+10}$$ - $A = \left. \frac{120s + 500}{s+10} \right|_{s=-5} = \frac{-600 + 500}{5} = -20$ - $B = \left. \frac{120s + 500}{s+5} \right|_{s=-10} = \frac{-1200 + 500}{-5} = 140$ • $H(s)$ 정리: $$H(s) = 10 - \left(\frac{-20}{s+5} + \frac{140}{s+10}\right) = 10 + \frac{20}{s+5} - \frac{140}{s+10}$$ ■ 3단계: 역 라플라스 변환 • 각 항별 역변환 적용: $$h(t) = 10\delta(t) + (20e^{-5t} - 140e^{-10t})u(t) = 10\delta(t) + 10(2e^{-5t} - 14e^{-10t})u(t)$$ ■ 최종 결과: • 임펄스응답 $h(t)$는 $10\delta(t) + 10(2e^{-5t} - 14e^{-10t})u(t)$ (①번)