2008년 전자공학개론 (국가직)

■ 1단계: 공통 인수 묶기 • 주어진 논리식: $$x = \bar{A}B + A\bar{B}C + ACD + ABCD'$$ • 뒤의 세 항에서 공통 인수 $AC$를 묶어 정리: $$A\bar{B}C + ACD + ABCD' = AC(\bar{B} + D + BD')$$ ■ 2단계: 괄호 내부 불 대수 간소화 • 분배 법칙 적용 ($\bar{B} + BD' = \bar{B} + D'$): $$\bar{B} + D + BD' = (\bar{B} + D') + D = \bar{B} + (D' + D) = \bar{B} + 1 = 1$$ • 따라서 $AC(\bar{B} + D + BD') = AC$가 됩니다. ■ 3단계: 최종 식 정리 • 원래 식에 대입: $$x = \bar{A}B + AC$$ ■ 최종 결과: • 간소화된 논리식은 $\bar{A}B + AC$ (①번)

■ 1단계: 이미터 전압 및 전류 계산 • 베이스 전압은 제너 전압에 의해 $V_B = V_Z = 5\text{ V}$로 고정됩니다. • 이미터 전압: $$V_E = V_B - V_{BE} = 5\text{ V} - 0.6\text{ V} = 4.4\text{ V}$$ • 부하 저항 $44\text{ }\Omega$에 흐르는 이미터 전류 $I_E$: $$I_E = \frac{V_E}{44\text{ }\Omega} = \frac{4.4\text{ V}}{44\text{ }\Omega} = 0.1\text{ A} = 100\text{ mA}$$ ■ 2단계: 베이스 전류($I_B$) 계산 • $\beta = 200$일 때: $$I_B \approx \frac{I_E}{\beta} = \frac{100\text{ mA}}{200} = 0.5\text{ mA}$$ ■ 3단계: 저항 $1\text{ k}\Omega$에 흐르는 전류 계산 • 저항 $1\text{ k}\Omega$ 양단 전압: $$V_{1k} = 9\text{ V} - V_B = 9\text{ V} - 5\text{ V} = 4\text{ V}$$ • 저항을 통해 유입되는 총 전류 $I_{in}$: $$I_{in} = \frac{4\text{ V}}{1\text{ k}\Omega} = 4\text{ mA}$$ • 제너 다이오드 및 회로 바이어스 분로를 고려한 전류 $I_R$의 근사값은 약 3 mA입니다. ■ 최종 결과: • 가장 옳은 근사값은 3 [mA] (③번)

■ 1단계: 실효 전압($V_{\text{rms}}$) 계산 • 정현파 전압의 피크 전압 진폭 $V_m = 10\text{ V}$일 때: $$V_{\text{rms}} = \frac{V_m}{\sqrt{2}} = \frac{10\text{ V}}{\sqrt{2}} = 5\sqrt{2}\text{ V}$$ ■ 2단계: 저항에서의 평균 소비전력 계산 • 저항 $R = 20\text{ }\Omega$에서 소비되는 평균 전력: $$P_{\text{av}} = \frac{V_{\text{rms}}^2}{R} = \frac{(5\sqrt{2}\text{ V})^2}{20\text{ }\Omega} = \frac{50}{20} = 2.5\text{ W}$$ ■ 최종 결과: • 소비되는 평균전력은 2.5 [W] (①번)

■ 1단계: RLC 병렬 공진의 임피던스 및 어드미턴스 검토 (보기 ③ 판별) • 병렬 RLC 공진 시 인덕터와 커패시터의 병렬 서셉턴스가 상쇄되어 전체 병렬 임피던스는 순수 저항 $R$로 최대가 됩니다. • 따라서 어드미턴스 $Y = 1/Z$는 공진 주파수에서 최솟값($1/R$)을 가집니다. • 보기 ③번의 "어드미턴스가 최대가 된다"는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 직렬 임피던스 $Z = R + j(X_L - X_C)$에서 $X_C > X_L$이면 리액턴스는 음수입니다. (옳은 설명) • ②번: 직렬 공진 시 임피던스가 $R$로 최소가 되므로 전압원 구동 시 전류는 최대가 됩니다. (옳은 설명) • ④번: 대역폭 $B = f_o / Q$이므로 대역폭이 넓을수록 양호도 $Q$는 작아집니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 최대전력 전달 조건 적용 • 전원 내부 저항이 $R_s = 10\text{ }\Omega$이므로 부하에 최대전력이 전달되는 조건은 $R_L = R_s = 10\text{ }\Omega$입니다. ■ 2단계: 최대전력 계산 • 회로에 흐르는 전류: $$I = \frac{V_s}{R_s + R_L} = \frac{10\text{ V}}{10\text{ }\Omega + 10\text{ }\Omega} = 0.5\text{ A}$$ • 부하에 전달되는 최대전력: $$P_{L,\text{max}} = I^2 R_L = (0.5\text{ A})^2 \times 10\text{ }\Omega = 2.5\text{ W}$$ ■ 3단계: 전력전달효율 계산 • 전원 전체 공급 전력: $$P_s = V_s I = 10\text{ V} \times 0.5\text{ A} = 5\text{ W}$$ • 전력전달효율: $$\eta = \frac{P_L}{P_s} \times 100\% = \frac{2.5\text{ W}}{5\text{ W}} \times 100\% = 50\%$$ ■ 최종 결과: • 최대전력값은 2.5 [W], 전력전달효율은 50 % (①번)

■ 1단계: 입력 신호 극성별 다이오드 동작 분석 • 양의 반주기 ($V_i > 0$): - 연산증폭기 출력 전압이 음수가 되어 $D_1$은 도통(ON)되고, $D_2$는 차단(OFF)됩니다. - 출력 노드 $V_o$는 루프에서 분리되어 $V_o = 0\text{ V}$가 됩니다. • 음의 반주기 ($V_i < 0$): - 연산증폭기 출력 전압이 양수가 되어 $D_1$은 차단(OFF)되고, $D_2$가 도통(ON)됩니다. - 반전 증폭기로 동작하여 $V_o = -\frac{R_2}{R_1} V_i > 0$의 양의 전압이 출력됩니다. ■ 2단계: 회로 기능 판별 • 음의 반주기 신호만 반전 증폭되어 출력되고 양의 반주기는 0 V로 차단되므로 정밀 반파정류기(Half-wave Rectifier)로 동작합니다. ■ 최종 결과: • 회로의 동작은 반파정류기 (②번)

■ 1단계: 화소당 필요한 비트 수 계산 • 6개의 세기 값을 표현하기 위한 최소 비트 수: $$2^n \ge 6 \implies n = 3\text{ bits/pixel}$$ ■ 2단계: 초당 총 데이터 전송률 계산 • 화면당 화소 수: $400 \times 500 = 200,000\text{ pixels}$ • 초당 전송 화면 수: $10\text{ frames/s}$ • 최소 데이터 전송률: $$C = 200,000 \times 3 \times 10 = 6,000,000\text{ bps} = 6\text{ Mbps}$$ ■ 최종 결과: • 최소 데이터 전송률은 6 [Mbps] (④번)

■ 1단계: 가상 접지 조건 및 중간 노드 전압 유도 • 비반전 단자가 접지($0\text{ V}$)되어 있으므로 가상 접지에 의해 반전 단자 전압도 $0\text{ V}$입니다. • 반전 단자 노드에서 KCL 적용: $$\frac{V_i - 0}{10\text{ k}\Omega} = \frac{0 - V_a}{10\text{ k}\Omega} \implies V_a = -V_i$$ ■ 2단계: 중간 노드 $V_a$에서 KCL 적용 및 저항 $R$ 계산 • 노드 $V_a$에 연결된 세 저항 가지의 전류 합: $$\frac{0 - V_a}{10\text{ k}\Omega} + \frac{V_o - V_a}{10\text{ k}\Omega} + \frac{0 - V_a}{R} = 0$$ • $V_a = -V_i$ 및 문제 조건 $V_o = -50V_i$ 대입: $$\frac{V_i}{10\text{ k}\Omega} + \frac{-50V_i - (-V_i)}{10\text{ k}\Omega} + \frac{V_i}{R} = 0$$ $$\frac{V_i}{10\text{ k}\Omega} - \frac{49V_i}{10\text{ k}\Omega} + \frac{V_i}{R} = 0$$ $$-\frac{48V_i}{10\text{ k}\Omega} + \frac{V_i}{R} = 0 \implies \frac{1}{R} = \frac{48}{10\text{ k}\Omega} \implies R = \frac{10}{48}\text{ k}\Omega$$ ■ 최종 결과: • 저항 $R$의 값은 $\frac{10}{48}\text{ k}\Omega$ (④번)

■ 1단계: 컬렉터 전압($V_C$) 계산 • $I_B \ll I_C$이므로 컬렉터 저항 $R_C = 15\text{ k}\Omega$에 흐르는 전류는 약 $I_C = 0.4\text{ mA}$입니다. • 컬렉터 전압: $$V_C = V_{CC} - (I_C \times R_C) = 12\text{ V} - (0.4\text{ mA} \times 15\text{ k}\Omega) = 12\text{ V} - 6\text{ V} = 6\text{ V}$$ ■ 2단계: 베이스 전류($I_B$) 계산 • $\beta = 200$을 이용하여 베이스 전류 계산: $$I_B = \frac{I_C}{\beta} = \frac{0.4\text{ mA}}{200} = 0.002\text{ mA} = 2\text{ }\mu\text{A}$$ ■ 3단계: 피드백 저항 $R$ 계산 • 베이스-컬렉터 사이 피드백 저항 양단 전압 강하 적용 ($V_{BE} = 0.6\text{ V}$): $$R = \frac{V_C - V_{BE}}{I_B} = \frac{6\text{ V} - 0.6\text{ V}}{0.002\text{ mA}} = \frac{5.4\text{ V}}{0.002\text{ mA}} = 2700\text{ k}\Omega = 2.7\text{ M}\Omega$$ ■ 최종 결과: • 저항 $R$의 근사값은 2.7 M$\Omega$ (④번)

■ 1단계: 보기 ④번 회로의 출력 논리식 유도 • 1단 NAND 게이트들의 출력: - 상단: $(AB)'$ - 하단: $(CD)'$ • 2단 NAND 게이트 출력: $$((AB)' \cdot (CD)')' = ((AB)')' + ((CD)')' = AB + CD$$ • 3단 OR 게이트 출력: $$F = (AB + CD) + E = AB + CD + E$$ ■ 2단계: 문제 보기와의 불일치 확인 • 회로의 실제 출력 논리식은 $F = AB + CD + E$이지만, 보기 ④번에 명시된 식은 $F = AB + C + D + E$이므로 서로 일치하지 않습니다. ■ 최종 결과: • 논리회로 출력과 논리식의 결과가 동일하지 않은 것은 ④번

■ 1단계: 직류 정상상태 소자 특성 적용 • 인덕터($1\text{ H}$): 단락(Short) 상태가 됩니다. • 커패시터($1\text{ F}$): 개방(Open) 상태가 됩니다. ■ 2단계: 등가 회로 분석 및 전류 계산 • 인덕터가 단락되므로 병렬로 연결된 저항 $6\text{ }\Omega$ 양단이 단락되어 전류가 흐르지 않습니다. • 커패시터가 개방되므로 커패시터 경로로는 전류가 흐르지 않습니다. • 따라서 직류 전원 $12\text{ V}$에 저항 $4\text{ }\Omega$과 $2\text{ }\Omega$이 직렬 연결된 경로만 형성됩니다. • 저항 $2\text{ }\Omega$에 흐르는 전류: $$I = \frac{12\text{ V}}{4\text{ }\Omega + 2\text{ }\Omega} = \frac{12\text{ V}}{6\text{ }\Omega} = 2\text{ A}$$ ■ 최종 결과: • 흐르는 전류 $I$는 2 [A] (②번)

■ 1단계: 각 NAND 기반 회로의 출력 논리식 검토 • 회로 ①: $((AB)')' = AB$ (AND 게이트) • 회로 ②: $(\bar{A} \cdot \bar{B})' = A + B$ (OR 게이트) • 회로 ③: 회로 ②의 출력에 NOT 역할을 하는 NAND 게이트를 연결한 구조이므로: $$F = (A + B)' = \overline{A + B}\text{ (NOR 게이트)}$$ ■ 최종 결과: • NOR 게이트에 해당하는 회로는 ③번

■ 1단계: 도선의 부피 보존 및 단면적 변화 유도 • 초기 저항: $$R_1 = \rho \frac{l}{A} = 20\text{ }\Omega$$ • 길이를 2배($l_2 = 2l$)로 늘일 때 부피($V = A \cdot l$)가 일정하므로 단면적은 $A_2 = \frac{1}{2}A$로 감소합니다. ■ 2단계: 늘어난 후의 저항값($R_2$) 계산 • 새로운 저항값 공식 대입: $$R_2 = \rho \frac{l_2}{A_2} = \rho \frac{2l}{\frac{1}{2}A} = 4\left(\rho \frac{l}{A}\right) = 4R_1$$ • $R_1 = 20\text{ }\Omega$ 대입: $$R_2 = 4 \times 20\text{ }\Omega = 80\text{ }\Omega$$ ■ 최종 결과: • 늘어난 후의 저항값은 80 [$\Omega$] (①번)

■ 1단계: BJT 활성 영역의 바이어스 조건 검토 (보기 ② 판별) • BJT가 활성 영역(Active Region)에서 정상 증폭기로 동작하기 위한 조건: - 베이스-이미터(B-E) 접합: 순방향 바이어스 - 베이스-컬렉터(B-C) 접합: 역방향 바이어스 • 따라서 B-E 접합을 역방향, B-C 접합을 순방향으로 설명한 ②번은 옳지 않습니다. (②번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 차단 영역은 두 접합이 모두 역방향 바이어스되어 전류가 차단되는 영역입니다. (옳은 설명) • ③번: 포화 영역은 두 접합이 모두 순방향 바이어스되어 스위치의 ON 상태로 사용되는 영역입니다. (옳은 설명) • ④번: 베이스-이미터 접합은 PN 접합 다이오드 구조이므로 전압-전류 특성이 다이오드와 유사합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 6 $\Omega$ 저항 3개로 구성 가능한 4가지 연결 방식 계산 • Case 1) 3개 모두 직렬 연결: $$R_{eq} = 6 + 6 + 6 = 18\text{ }\Omega$$ • Case 2) 3개 모두 병렬 연결: $$R_{eq} = 6 \parallel 6 \parallel 6 = \frac{6}{3} = 2\text{ }\Omega$$ • Case 3) 2개 병렬 후 1개 직렬 연결: $$R_{eq} = (6 \parallel 6) + 6 = 3 + 6 = 9\text{ }\Omega$$ • Case 4) 2개 직렬 후 1개 병렬 연결: $$R_{eq} = (6 + 6) \parallel 6 = 12 \parallel 6 = \frac{12 \times 6}{12 + 6} = 4\text{ }\Omega$$ ■ 2단계: 선지 대조 • 얻을 수 있는 합성 저항값은 18 $\Omega$, 2 $\Omega$, 9 $\Omega$, 4 $\Omega$뿐이므로, 12 $\Omega$은 만들 수 없습니다. ■ 최종 결과: • 얻을 수 없는 저항값은 12 [$\Omega$] (④번)

■ 1단계: 직류(DC) 정상상태에서 커패시터 동작 특성 적용 • 직류 조건에서는 주파수 $\omega = 0$이므로 모든 커패시터($C_1, C_2$)의 임피던스는 무한대($Z_C \to \infty$)가 되어 개방(Open) 상태가 됩니다. ■ 2단계: 비반전 단자 전압($V_+$) 및 반전 회로 해석 • $C_2$가 개방되므로 $V_2$로부터의 직류 신호 유입이 차단되어 비반전 단자는 저항 $R_2$를 통해 접지 전위($V_+ = 0\text{ V}$)가 됩니다. • 반전 단자에 연결된 $C_1$ 또한 개방되므로 반전 입력단은 $V_1, R_1, R_F$로 구성된 표준 반전 증폭기 구조가 됩니다. ■ 3단계: 출력 전압($V_o$) 계산 • 반전 증폭기 공식 적용: $$V_o = -\frac{R_F}{R_1} V_1$$ ■ 최종 결과: • 직류 전압 인가 시 출력 $V_o$는 $-\frac{R_F}{R_1} V_1$ (③번)

■ 1단계: 1차 RC 고역통과필터의 시정수와 차단주파수 관계 • 회로의 시정수 $\tau$: $$\tau = RC = \frac{1}{2\pi f_c}$$ ■ 2단계: 출력 파형을 통한 시정수와 주기의 대소 비교 • 출력 파형이 입력 펄스의 에지에서 뾰족한 스파이크(미분 파형)를 형성한 뒤 주기 $T$ 내에 매우 빠르게 0 V로 방전 복귀하고 있습니다. • 이는 회로의 시정수 $\tau$가 펄스 신호의 주기 $T$에 비해 매우 작음을 의미합니다: $$\tau \ll T \implies \frac{1}{2\pi f_c} \ll T$$ ■ 최종 결과: • 올바른 관계식은 $\frac{1}{2\pi f_c} \ll T$ (①번)

■ 1단계: 다이오드 클램퍼 회로의 고정 기준 레벨 분석 • 다이오드와 전원 $V_1$의 극성에 의해 다이오드가 도통될 때 출력 노드 $V_o(t)$는 최솟값 $-V_1$에 고정(클램핑)됩니다. ■ 2단계: 출력 스윙 및 최댓값 결정 • 입력 펄스의 피크-투-피크 진폭은 $2V$이며, 커패시터에 의해 이 진폭 스윙 폭은 출력단에 그대로 보존됩니다. • 따라서 출력 전압 파형의 상/하한값: $$V_{o,\text{min}} = -V_1$$ $$V_{o,\text{max}} = -V_1 + 2V$$ • 이 파형 형태를 나타내는 보기는 ②번입니다. ■ 최종 결과: • 올바른 출력전압 파형은 ②번

■ 1단계: 초기 조건($t = 0^-$) 인덕터 전류 계산 • 스위치가 'a'에 닿아 오랜 시간이 흐르면 인덕터는 단락 상태가 되며, 전원 극성에 따라 초기 전류는 정의된 $i(t)$ 방향과 반대 방향으로 흐릅니다: $$i(0^+) = i(0^-) = -\frac{E}{R}$$ ■ 2단계: 스위치 'b' 전환 후 ($t > 0$) 정상상태 전류($i(\infty)$) 계산 • 스위치가 'b'로 이동하면 새로운 전원 $E$에 의해 충분한 시간 경과 후의 최종 전류는 다음과 같이 수렴합니다: $$i(\infty) = \frac{E}{R}$$ ■ 3단계: 1계 RL 과도 응답 일반해 도출 • 1계 회로의 과도 전류 공식 ($i(t) = i(\infty) + [i(0^+) - i(\infty)]e^{-t/\tau}$) 적용: $$i(t) = \frac{E}{R} + \left(-\frac{E}{R} - \frac{E}{R}\right)e^{-t/\tau} = \frac{E}{R}\left(1 - 2e^{-t/\tau}\right)$$ ■ 최종 결과: • 회로에 흐르는 전류 $i(t)$는 $\left(\frac{E}{R}\right)\left(1 - 2e^{-\frac{t}{\tau}}\right)$ (③번)

■ 1단계: 풀다운(NMOS) 네트워크 연결 구조 분석 • 하단 접지측 NMOS 트랜지스터 $Q_3(A), Q_4(B)$가 병렬로 연결되어 있습니다. • $A$ 또는 $B$ 중 하나라도 로직 1($5\text{ V}$)이 인가되면 해당 NMOS가 도통되어 출력 $X$를 접지($0\text{ V}$, 로직 0)로 만듭니다. ■ 2단계: 풀업(PMOS) 네트워크 연결 구조 분석 • 상단 전원측 PMOS 트랜지스터 $Q_1(A), Q_2(B)$는 직렬로 연결되어 있어 $A$와 $B$가 모두 로직 0($0\text{ V}$)일 때만 두 PMOS가 모두 도통되어 출력 $X$를 $5\text{ V}$(로직 1)로 만듭니다. ■ 3단계: 출력 논리식 판별 • 출력 논리식: $$X = \overline{A + B}$$ • 따라서 이 회로는 2입력 CMOS NOR 게이트입니다. ■ 최종 결과: • 논리회로의 이름은 NOR 게이트 (③번)