2007년 전자공학개론 (국가직)

■ 1단계: 2-to-1 멀티플렉서의 기본 출력 논리식 검토 • 2-to-1 MUX는 선택 신호 S의 상태(0 또는 1)에 따라 입력 A 또는 B 중 하나를 선택하여 출력해야 합니다. • 정상적인 2-to-1 MUX의 논리식: $$F = AS + BS' \quad \text{또는} \quad F = AS' + BS$$ • ③번과 ④번은 각각 유효한 2-to-1 MUX 논리식입니다. ■ 2단계: 회로 보기 분석 (보기 ①, ② 검토) • ①번 회로: Active-High와 Active-Low로 서로 반대로 제어되는 트라이스테이트 버퍼를 병렬 연결한 구조로, S의 상태에 따라 한쪽 버퍼만 활성화되므로 2-to-1 MUX로 정상 동작합니다. • ②번 회로: 선택선 S가 반전기 없이 두 AND 게이트에 동시에 직접 인가되어 있으므로 출력식은 다음과 같습니다: $$F = AS + BS = (A + B)S$$ 이 회로는 S = 1일 때 A + B를 출력하고 S = 0일 때 0을 출력하므로 개별 입력을 선택하는 멀티플렉서로 동작할 수 없습니다. (②번 사용 불가) ■ 최종 결과: • 멀티플렉서로 사용될 수 없는 것은 ②번

■ 1단계: TTL 다중 이미터 입력단 동작 해석 • 입력 A, B 중 하나라도 Low(0 V)이면: - 입력 트랜지스터 Q1의 베이스-이미터 접합이 순방향 도통되어 베이스 전류가 입력단으로 빠져나갑니다. - 구동 트랜지스터 Q2와 풀다운 트랜지스터 Q4가 차단(OFF)되어 출력 F는 High(1)가 됩니다. • 입력 A, B가 모두 High(5 V)이면: - Q1의 베이스-이미터 접합이 역방향 바이어스되어 베이스 전류가 Q1의 베이스-컬렉터 접합을 통해 Q2의 베이스로 유입됩니다. - Q2와 풀다운 트랜지스터 Q4가 턴온(ON)되어 출력을 접지로 끌어내리므로 출력 F는 Low(0)가 됩니다. ■ 2단계: 논리 게이트 판정 • 입력이 모두 1일 때만 0을 출력하고, 나머지 경우에는 1을 출력하므로 2입력 NAND 게이트로 동작합니다. ■ 최종 결과: • 올바른 논리회로는 NAND 게이트 (④번)

■ 1단계: 콜피츠 발진기 동조 회로 등가 정전용량($C_{\text{eq}}$) 계산 • 교류 신호 관점에서 두 커패시터 $C_1, C_2$는 직렬 연결된 경로를 형성합니다. • 직렬 합성 등가 정전용량: $$C_{\text{eq}} = \frac{C_1 C_2}{C_1 + C_2}$$ ■ 2단계: 공진 주파수($f$) 공식 유도 • LC 공진 주파수 기본 공식 $f = \frac{1}{2\pi \sqrt{L C_{\text{eq}}}}$에 $C_{\text{eq}}$ 대입: $$f = \frac{1}{2\pi \sqrt{L \cdot \frac{C_1 C_2}{C_1 + C_2}}} = \frac{1}{2\pi} \sqrt{\frac{C_1 + C_2}{C_1 C_2 L}}$$ ■ 최종 결과: • 올바른 공진주파수 식은 ④번

■ 1단계: 각 보기 회로의 출력 논리식 유도 • ①번: 드모르간 법칙 적용 시 $F = \overline{\overline{AB} \cdot \overline{CD}} + E = AB + CD + E$ • ②번: $F = \overline{(A + B)(C + D)} + E$ • ③번: 두 AND 게이트와 OR 게이트 결합으로 $F = AB + CD + E$ • ④번: 드모르간 법칙 적용 시 $F = \overline{\overline{AB} \cdot \overline{CD} \cdot \bar{E}} = AB + CD + E$ ■ 2단계: 결과 비교 및 판별 • ①, ③, ④번 회로는 모두 $F = AB + CD + E$를 구현하지만, ②번 회로만 다른 논리식을 갖습니다. ■ 최종 결과: • 출력이 나머지 셋과 다른 회로는 ②번

■ 1단계: 바렉터 다이오드 동작 특성 검토 (보기 ① 판별) • 바렉터(가변용량) 다이오드는 PN 접합에 역방향 바이어스 전압을 인가하여 공핍층의 두께를 조절함으로써 접합 커패시턴스를 가변시키는 소자입니다. • 따라서 순방향 전압을 이용한다는 설명은 옳지 않습니다. (①번 옳지 않음) ■ 2단계: 기타 보기 검토 • ②번: 제너 다이오드는 역방향 항복 영역의 정전압 특성을 전압 조정 회로에 사용합니다. (옳은 설명) • ③번: 터널 다이오드는 고농도 도핑에 의한 터널링 현상으로 부성 저항 영역을 가지며 고속 스위칭 회로에 응용됩니다. (옳은 설명) • ④번: LED는 순방향 바이어스 인가 시 전자-정공 재결합을 통해 빛을 방출합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ①번

■ 1단계: 1개 프레임당 총 전송 비트 수 계산 • 프리앰블: 32 bits • 포스트앰블: 16 bits • 7비트 ASCII 문자 16개 데이터: $16 \times 7\text{ bits} = 112\text{ bits}$ • 프레임당 총 비트 수: $$N_{\text{total}} = 32 + 16 + 112 = 160\text{ bits}$$ ■ 2단계: 프레임 전송 시간 계산 • 전송 속도 $2,400\text{ bps}$ 기준: $$T_{\text{frame}} = \frac{160\text{ bits}}{2,400\text{ bps}} = \frac{1}{15}\text{ s}$$ ■ 3단계: 문자 처리율(Char/s) 계산 • $\frac{1}{15}$초 동안 16개 문자가 전달되므로 초당 처리되는 문자 수: $$\text{처리율} = \frac{16\text{ chars}}{\frac{1}{15}\text{ s}} = 16 \times 15 = 240\text{ Char/s}$$ ■ 최종 결과: • 문자 처리율은 240 (③번)

■ 1단계: 전송 파라미터 $B$ 정의 확인 • 2포트 전송 파라미터(ABCD)의 기본 관계식: $$V_1 = A V_2 - B I_2$$ • 출력단 단락($V_2 = 0$) 시 단락회로 역방향 전달 임피던스: $$B = -\left.\frac{V_1}{I_2}\right|_{V_2 = 0}$$ ■ 2단계: T-네트워크 파라미터 공식을 통한 $B$ 계산 • 직렬 가지 임피던스: $Z_1 = 2\text{ }\Omega, \quad Z_2 = 2\text{ }\Omega$ • 병렬 가지 임피던스 ($C = 0.5\text{ F}$): $$Z_3 = \frac{1}{j\omega C} = \frac{1}{j\omega (0.5)} = \frac{2}{j\omega}\text{ }\Omega$$ • T-네트워크 $B$ 파라미터 공식 적용: $$B = Z_1 + Z_2 + \frac{Z_1 Z_2}{Z_3} = 2 + 2 + \frac{2 \times 2}{\frac{2}{j\omega}} = 4 + \frac{4 j\omega}{2} = 4 + j2\omega$$ ■ 최종 결과: • 전달 임피던스는 $4+j2\omega$ (④번)

■ 1단계: 접합 노드 전압($V$)에 대한 KCL 방정식 수립 • 세 저항이 만나는 공통 접합점의 전위를 $V$로 둡니다. • 노드 $V$에서 KCL 적용: $$\frac{V - 15\text{ V}}{1\text{ }\Omega} + \frac{V - 9\text{ V}}{3\text{ }\Omega} + \frac{V}{6\text{ }\Omega} = 0$$ ■ 2단계: 노드 전압($V$) 계산 • 양변에 6을 곱하여 정리: $$6(V - 15) + 2(V - 9) + V = 0$$ $$6V - 90 + 2V - 18 + V = 0$$ $$9V = 108 \implies V = 12\text{ V}$$ ■ 3단계: $6\text{ }\Omega$ 저항에 흐르는 전류($I$) 계산 • 옴의 법칙 적용: $$I = \frac{V}{6\text{ }\Omega} = \frac{12\text{ V}}{6\text{ }\Omega} = 2\text{ A}$$ ■ 최종 결과: • 흐르는 전류는 2 [A] (③번)

■ 1단계: 트랜지스터 $Q_2$의 베이스 전압($V_{B2}$) 표현 • 출력 전압 $V_o$가 저항 $R_1, R_2$에 의해 분배되어 $Q_2$의 베이스로 인가됩니다: $$V_{B2} = \frac{R_2}{R_1 + R_2} V_o$$ ■ 2단계: 루프 관계식 수립 • $Q_2$의 이미터가 제너 다이오드 전압 $V_Z$로 고정되어 있으므로: $$V_{B2} = V_{E2} + V_{BE2} = V_Z + V_{BE2}$$ ■ 3단계: 출력 전압($V_o$) 수식 유도 • 두 식을 연립하여 $V_o$에 대해 정리: $$\frac{R_2}{R_1 + R_2} V_o = V_Z + V_{BE2}$$ $$V_o = \left(\frac{R_1 + R_2}{R_2}\right)(V_Z + V_{BE2}) = (V_Z + V_{BE2})\left(1 + \frac{R_1}{R_2}\right)$$ ■ 최종 결과: • 출력 전압 식은 $V_o = (V_Z + V_{BE2})\left(1 + \frac{R_1}{R_2}\right)$ (①번)

■ 1단계: 카르노 맵 데이터 분석 • $A'D$는 열 $D=1, A=0$인 4개 셀을 포괄합니다. • $AD'$는 열 $D=0, A=1$인 4개 셀을 포괄합니다. • 남은 1의 셀($m_6 = 0110$)을 묶으면 $A'BC$가 됩니다. • 따라서 올바른 간략화 식은 $F = A'D + AD' + A'BC = A \oplus D + A'BC$입니다. ■ 2단계: 보기 ④번 오류 검증 • 보기 ④번의 항 $BC$는 $(A,B,C,D) = (1,1,1,1)$ 셀을 포함합니다. • 카르노 맵 상에서 $(1,1,1,1)$ 셀의 실제 값은 0이므로, $BC$를 포함한 논리식은 원 카르노 맵과 일치하지 않습니다. (④번 옳지 않음) ■ 최종 결과: • 잘못된 표현식은 ④번

■ 1단계: 단자 a-b 좌측 회로의 테브난 등가 변환 • $6\text{ V}$ 전원과 두 개의 $4\text{ }\Omega$ 저항으로 구성된 전압 분배점의 테브난 전압: $$V_{th1} = 6\text{ V} \times \frac{4\text{ }\Omega}{4\text{ }\Omega + 4\text{ }\Omega} = 3\text{ V}$$ • 좌측 등가 저항 ($4\text{ }\Omega \parallel 4\text{ }\Omega + 2\text{ }\Omega$): $$R_{\text{left}} = (4\text{ }\Omega \parallel 4\text{ }\Omega) + 2\text{ }\Omega = 2\text{ }\Omega + 2\text{ }\Omega = 4\text{ }\Omega$$ ■ 2단계: 단자 a-b 우측 회로의 등가 저항($R_{\text{right}}$) 계산 • 우측 분로의 직렬 합성: $2\text{ }\Omega + 4\text{ }\Omega = 6\text{ }\Omega$ • $3\text{ }\Omega$ 저항과의 병렬 합성: $$R_{\text{right}} = 3\text{ }\Omega \parallel 6\text{ }\Omega = \frac{3 \times 6}{3 + 6} = 2\text{ }\Omega$$ ■ 3단계: 단자 전압 $V_{ab}$ 계산 • 테브난 전압원 $3\text{ V}$에 대해 $R_{\text{left}} = 4\text{ }\Omega$와 $R_{\text{right}} = 2\text{ }\Omega$의 전압 분배 적용: $$V_{ab} = 3\text{ V} \times \frac{2\text{ }\Omega}{4\text{ }\Omega + 2\text{ }\Omega} = 3\text{ V} \times \frac{2}{6} = 1\text{ V}$$ ■ 최종 결과: • a-b 단자 간 나타나는 전압은 1 [V] (①번)

■ 1단계: 비반전 단자 전압($V_+$) 계산 • 입력 $V_2$에 대한 저항 $R, R$의 전압 분배: $$V_+ = V_2 \times \frac{R}{R + R} = \frac{V_2}{2}$$ ■ 2단계: 반전 단자 노드에서 KCL 적용 • 가상 단락 조건 ($V_- = V_+ = \frac{V_2}{2}$) 적용: $$\frac{V_1 - V_-}{R} + \frac{V_o - V_-}{R} = 0 \implies V_1 + V_o = 2V_-$$ ■ 3단계: 출력 전압($V_o$) 유도 • $V_- = \frac{V_2}{2}$ 대입: $$V_1 + V_o = 2\left(\frac{V_2}{2}\right) = V_2 \implies V_o = V_2 - V_1$$ ■ 최종 결과: • 출력전압은 $V_2 - V_1$ (③번)

■ 1단계: 반전 가산기 출력 공식 수립 • 출력 전압 공식: $$V_o = -R_4 \left(\frac{V_1}{R_1} + \frac{V_2}{R_2} + \frac{V_3}{R_3}\right)$$ ■ 2단계: 수치 대입 및 연산 • 저항값: $R_1 = 1\text{ M}\Omega, R_2 = 0.5\text{ M}\Omega, R_3 = 0.5\text{ M}\Omega, R_4 = 1\text{ M}\Omega$ • 입력 전압: $V_1 = 2\text{ V}, V_2 = 2\text{ V}, V_3 = 3\text{ V}$ • $V_o$ 계산: $$V_o = -1\text{ M}\Omega \left(\frac{2\text{ V}}{1\text{ M}\Omega} + \frac{2\text{ V}}{0.5\text{ M}\Omega} + \frac{3\text{ V}}{0.5\text{ M}\Omega}\right)$$ $$V_o = -(2 + 4 + 6) = -12\text{ V}$$ ■ 최종 결과: • 출력전압은 -12 [V] (③번)

■ 1단계: BJT 증폭기 구성별 특성 검토 • 공통 베이스(CB): 입력 임피던스가 매우 작고 출력 임피던스가 크며, 전류 이득은 1보다 약간 작고($\alpha < 1$) 전압 이득이 큽니다. (①번 옳은 설명) • 공통 컬렉터(CC, 에미터 팔로워): 입력 임피던스가 크고 출력 임피던스가 작아 임피던스 매칭 버퍼로 쓰이며, 전압 이득은 1보다 약간 작고($A_v \approx 1$) 전류 이득이 큽니다. (②번 옳은 설명) • 입출력 위상: CE 회로는 $180^\circ$ 위상 반전, CB 및 CC 회로는 동위상($0^\circ$)입니다. (④번 옳은 설명) ■ 2단계: 오답 판별 (보기 ③) • 공통 베이스 회로는 전류 이득이 1보다 작고, 공통 컬렉터 회로는 전압 이득이 1보다 작습니다. • 따라서 "공통 베이스 회로는 전류이득이 크고, 공통 컬렉터 회로는 전압이득이 1보다 크다"는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 이상적인 연산증폭기의 특성 파라미터 확인 • 개방루프 전압 이득: 무한대 • 입력 임피던스: 무한대 • 출력 임피던스: 0 • 대역폭: 무한대 • 동상신호제거비(CMRR): 무한대 ■ 2단계: 오답 판별 (보기 ④) • 이상적인 연산증폭기는 출력 신호를 부하에 손실 없이 공급하기 위해 출력 임피던스가 0이어야 합니다. • 따라서 "무한대의 입력 및 출력임피던스"라는 설명은 옳지 않습니다. (④번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 프리스(Friis) 종합 잡음지수 공식 수립 • 2단 종속 접속 증폭기의 전체 등가 잡음지수($F$): $$F = F_1 + \frac{F_2 - 1}{G_1}$$ ■ 2단계: 주어진 값 대입 및 연산 • 조건: $F_1 = 10, \quad G_1 = 20, \quad F_2 = 21, \quad G_2 = 50$ • 종합 잡음지수 계산: $$F = 10 + \frac{21 - 1}{20} = 10 + \frac{20}{20} = 10 + 1 = 11$$ ■ 최종 결과: • 종합 잡음지수는 11 (②번)

■ 1단계: AM 전송 전력 및 측대파 전력 관계식 • 총 송신 전력 $P_T$: $$P_T = P_C \left(1 + \frac{m^2}{2}\right)$$ • 정보 신호를 포함하는 양측대파(DSB) 전력 $P_{SB}$: $$P_{SB} = P_C \times \frac{m^2}{2}$$ ■ 2단계: AM 전송 효율($\eta$) 공식 유도 및 계산 • 전송 효율 공식: $$\eta = \frac{P_{SB}}{P_T} = \frac{\frac{m^2}{2}}{1 + \frac{m^2}{2}} = \frac{m^2}{2 + m^2}$$ • 변조도 $m = 1/\sqrt{2}$ ($m^2 = 0.5$) 대입: $$\eta = \frac{0.5}{2 + 0.5} = \frac{0.5}{2.5} = \frac{1}{5} = 0.2 = 20\%$$ ■ 최종 결과: • AM파의 전송효율은 20 % (②번)

■ 1단계: RL 고역통과필터(HPF) 회로 동작 분석 (보기 ① 검토) • 직렬 저항 $R$과 병렬 인덕터 $L$로 구성된 회로는 고역통과필터(HPF)입니다. • 구형파의 상승 에지 순간($t = 0^+$)에 인덕터는 개방(Open) 상태로 동작하므로 출력 전압은 즉시 입력 전압 크기($V_o = V_i$)로 도약해야 합니다. • 이후 시간이 경과하면서 인덕터가 단락 상태로 이행함에 따라 출력 전압은 시정수 $\tau = L/R$로 지수 감소하여 0 V로 수렴해야 합니다. • 보기 ①번의 출력 파형은 0 V에서 점진적으로 증가하는 LPF 형태의 파형으로 잘못 표시되어 있습니다. (①번 틀림) ■ 2단계: 기타 보기 검토 • ②번: RC 고역통과필터(HPF)로 구형파 에지에서의 순간 도약 및 지수 감쇄 파형이 올바르게 나타나 있습니다. (옳은 설명) • ③번: RC 저역통과필터(LPF)로 커패시터 충방전에 의한 지수 상승/감쇄 파형이 올바르게 나타나 있습니다. (옳은 설명) • ④번: RL 저역통과필터(LPF)로 인덕터 지연에 따른 점진적 지수 수렴 파형이 올바르게 나타나 있습니다. (옳은 설명) ■ 최종 결과: • 출력 파형이 틀린 것은 ①번

■ 1단계: 베이스 전류 및 이미터 전압 계산 • $\beta = 100, I_C = 10\text{ mA}$이므로: $$I_B = \frac{I_C}{\beta} = \frac{10\text{ mA}}{100} = 0.1\text{ mA}$$ $$I_E = I_C + I_B = 10\text{ mA} + 0.1\text{ mA} = 10.1\text{ mA}$$ • 이미터 저항 $R_E = 500\text{ }\Omega = 0.5\text{ k}\Omega$ 양단 전압 $V_E$: $$V_E = I_E R_E = 10.1\text{ mA} \times 0.5\text{ k}\Omega = 5.05\text{ V}$$ ■ 2단계: 베이스 전압($V_B$) 계산 • $V_{BE} = 0.7\text{ V}$ 적용: $$V_B = V_E + V_{BE} = 5.05\text{ V} + 0.7\text{ V} = 5.75\text{ V}$$ ■ 3단계: 베이스 바이어스 저항($R_B$) 계산 • 베이스 저항 $R_B$ 양단 전압 강하: $$V_{RB} = V_{CC} - V_B = 10\text{ V} - 5.75\text{ V} = 4.25\text{ V}$$ • 저항 $R_B$ 값 계산: $$R_B = \frac{V_{RB}}{I_B} = \frac{4.25\text{ V}}{0.1\text{ mA}} = 42.5\text{ k}\Omega$$ ■ 최종 결과: • 저항 $R_B$의 값은 42.5 [k$\Omega$] (①번)

■ 1단계: 포토다이오드와 포토트랜지스터의 특성 비교 (보기 ③ 판별) • 포토트랜지스터는 베이스 수광부에 입사된 빛에 의한 광전류를 내부 트랜지스터 전류 이득($\beta$)으로 증폭하므로 포토다이오드보다 감도가 훨씬 뛰어납니다. • 그러나 큰 접합 용량과 캐리어 축적 효과로 인해 응답 시간(스위칭 속도)은 포토다이오드보다 느립니다. • 따라서 포토트랜지스터의 스위칭 속도가 더 빠르다고 설명한 ③번은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 포토다이오드는 역방향 바이어스 상태에서 빛의 세기에 비례하여 생성되는 전자-정공 쌍에 의해 역방향 광전류가 증가합니다. (옳은 설명) • ②번: 베이스 단자에 병렬 저항을 연결하여 저항값을 줄이면 광생성 전류 일부가 외부로 분류되어 광 감도가 감소합니다. (옳은 설명) • ④번: 포토커플러는 빛 매개체를 통해 신호를 전달하므로 입출력 간 완벽한 전기적 절연이 가능합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번