다음 회로의 전압 이득 와 입력 저항 [kΩ]은? (단, 연산증폭기는 이상적이다)
2026년 지방직 9급 전자공학개론 16번
2026년도 시행 • 16번 문항
💡 정답 및 상세 해설 확인하기
정답: 4번
■ 1단계: 입력 저항($R_{\text{in}}$) 계산
• 이상적인 연산증폭기의 비반전 단자가 접지($0\text{ V}$)되어 있으므로 가상 단락에 의해 반전 단자도 가상 접지($0\text{ V}$)가 됩니다.
• 입력 신호원 $v_i$에서 가상 접지 노드로 이어지는 입력 경로의 저항은 $10\text{ k}\Omega$ 저항 하나뿐입니다.
• 따라서 회로의 입력 저항:
$$R_{\text{in}} = 10\text{ k}\Omega$$
■ 2단계: 전압 이득($A_v$) 계산
• 반전 단자 노드에서 KCL 적용:
$$\frac{v_i - 0}{10\text{ k}\Omega} = \frac{0 - v_o}{30\text{ k}\Omega} + \frac{0 - 0}{2\text{ k}\Omega}$$
$$\frac{v_i}{10\text{ k}\Omega} = -\frac{v_o}{30\text{ k}\Omega} \implies v_o = -3v_i$$
• 전압 이득:
$$A_v = \frac{v_o}{v_i} = -3$$
■ 최종 결과:
• 전압 이득은 -3, 입력 저항은 10 [k$\Omega$] (④번)
• 이상적인 연산증폭기의 비반전 단자가 접지($0\text{ V}$)되어 있으므로 가상 단락에 의해 반전 단자도 가상 접지($0\text{ V}$)가 됩니다.
• 입력 신호원 $v_i$에서 가상 접지 노드로 이어지는 입력 경로의 저항은 $10\text{ k}\Omega$ 저항 하나뿐입니다.
• 따라서 회로의 입력 저항:
$$R_{\text{in}} = 10\text{ k}\Omega$$
■ 2단계: 전압 이득($A_v$) 계산
• 반전 단자 노드에서 KCL 적용:
$$\frac{v_i - 0}{10\text{ k}\Omega} = \frac{0 - v_o}{30\text{ k}\Omega} + \frac{0 - 0}{2\text{ k}\Omega}$$
$$\frac{v_i}{10\text{ k}\Omega} = -\frac{v_o}{30\text{ k}\Omega} \implies v_o = -3v_i$$
• 전압 이득:
$$A_v = \frac{v_o}{v_i} = -3$$
■ 최종 결과:
• 전압 이득은 -3, 입력 저항은 10 [k$\Omega$] (④번)