2026년 전자공학개론 (지방직)

■ 1단계: 공통 베이스(CB) 증폭기의 기본 구성 및 단자 검토 (보기 ④ 판별) • 공통 베이스 증폭기는 베이스를 교류 공통 단자로 하고, 입력 신호는 이미터로 인가되며 출력 신호는 컬렉터에서 추출합니다. • 따라서 입력이 컬렉터에 인가되고 출력이 이미터에서 나온다는 설명은 옳지 않습니다. (④번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 전류 이득 $\alpha = I_C / I_E$는 항상 1보다 약간 작습니다 ($\alpha \approx 0.95 \sim 0.99$). (옳은 설명) • ②번: 순방향 바이어스된 이미터 단자로 신호가 입력되므로 입력 저항이 매우 작습니다 ($R_{in} \approx r_e$). (옳은 설명) • ③번: 공통 컬렉터 증폭기는 출력 저항이 매우 작지만($R_{out} \approx 1/g_m$), 공통 베이스 증폭기는 출력 저항이 매우 큽니다($R_{out} \approx R_C$). (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 주어진 논리식 공통 인수 묶기 • 간략화할 논리식: $$Y = AB + ABC + \bar{A}BC + \bar{A}C$$ • 앞의 두 항에서 $AB$를 묶기: $$AB + ABC = AB(1 + C) = AB$$ • 뒤의 두 항에서 $\bar{A}C$를 묶기: $$\bar{A}BC + \bar{A}C = \bar{A}C(B + 1) = \bar{A}C$$ ■ 2단계: 최종 식 결합 • 두 간략화 항을 결합: $$Y = AB + \bar{A}C$$ ■ 최종 결과: • 올바른 간소화 식은 $AB + \bar{A}C$ (②번)

■ 1단계: 이미터 저항($R_E$) 삽입 시 입력 저항 검토 (보기 ② 판별) • 베이스 단자에서 바라본 소신호 입력 저항: $$R_{in(base)} = r_\pi + (1 + \beta)R_E$$ • 이미터 저항 $R_E$가 추가되면 $(1 + \beta)R_E$ 항이 더해져 입력 저항은 증가합니다. • 따라서 입력 저항이 작아진다는 설명은 옳지 않습니다. (②번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: $I_C$ 증가 시 $V_E$가 증가하여 $V_{BE}$가 감소하므로 직류 동작점(Q점)이 안정화됩니다. (옳은 설명) • ③번: 직렬 부귀환 작용으로 인해 전압 이득의 크기 $|A_v| \approx \frac{R_C}{r_e + R_E}$는 감소합니다. (옳은 설명) • ④번: $R_E \gg r_e$일 때 $A_v \approx -\frac{R_C}{R_E}$가 되어 트랜지스터 내부 파라미터 변동에 둔감해지므로 전압 이득이 안정화됩니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 특성은 ②번

■ 1단계: 동작점 이동에 따른 파형 왜곡 변화 • (가) 위치는 차단점 근처에 위치하여 큰 신호가 입력될 때 음의 반주기 신호가 잘리는 차단 클리핑 왜곡이 발생합니다. • (나) 위치는 직류 부하선의 중앙(Q점 최적 위치)으로 이동하여 신호가 상하 대칭적으로 스윙할 수 있으므로 출력 파형 왜곡은 감소합니다. ■ 2단계: 동작점 이동에 따른 전력 효율 변화 • (가) 위치에서는 직류 무신호 시 대기 전류 $I_{CQ}$가 작아 전력 소모가 적고 효율이 높습니다. • (나) 위치로 이동하면 대기 바이어스 전류 $I_{CQ}$가 커져 트랜지스터 내부 직류 전력 소모가 늘어나므로 전력 변환 효율은 감소합니다. ■ 최종 결과: • 올바른 변화는 출력 파형 왜곡 감소, 전력 효율 감소 (①번)

■ 1단계: 역방향으로 잘못 연결된 다이오드(가) 식별 • 전파 브리지 정류회로에서 부하 저항 $R_L$에 항상 일정한 방향의 전류가 흐르기 위한 정상 도통 경로: - 양(+)의 반주기: $D_3 \to R_L \to D_2$ - 음(-)의 반주기: $D_4 \to R_L \to D_1$ • 회로도에서 $D_1$의 극성이 반대로 결선되어 있으므로 교체 및 수정해야 할 다이오드는 $D_1$입니다. ■ 2단계: 전파 정류 정상 동작 시 출력 주파수(나) 계산 • 전파 정류기는 1주기 동안 양/음의 파형을 모두 정류하므로 출력 리플 주기는 입력 주기의 절반($T/2$)이 됩니다. • 따라서 출력 주파수: $$f_{out} = 2 \times f_{in} = 2 \times 60\text{ Hz} = 120\text{ Hz}$$ ■ 최종 결과: • (가)는 $D_1$, (나)는 120 (①번)

■ 1단계: 일반 정류 다이오드의 기본 특성 검토 (보기 ④ 판별) • PN 접합 다이오드는 순방향 바이어스 인가 시 전류가 쉽게 흐르고, 역방향 바이어스 인가 시 항복 전압 전까지는 미세한 누설 전류만 흘러 전류를 차단하는 단방향 전도 특성을 갖습니다. (④번 옳은 설명) ■ 2단계: 기타 보기 검토 • ①번: 신호 증폭 기능은 트랜지스터나 연산증폭기의 특성입니다. • ②번: 전하를 저장하여 전압 변동을 완화하는 것은 커패시터의 기능입니다. • ③번: 전류를 일정하게 유지하는 정전류 소자는 별도의 정전류원 회로 특성입니다. ■ 최종 결과: • 옳은 설명은 ④번

■ 1단계: 수동 소자의 병렬 연결 특성 검토 • 저항 병렬: $\frac{1}{R_{total}} = \frac{1}{R_1} + \frac{1}{R_2} + \dots$이므로 총저항은 감소합니다. (①번 옳지 않음) • 인덕터 병렬: $\frac{1}{L_{total}} = \frac{1}{L_1} + \frac{1}{L_2} + \dots$이므로 총인덕턴스는 감소합니다. (②번 옳지 않음) • 커패시터 병렬: 전극판의 면적이 늘어나는 효과와 같아 $C_{total} = C_1 + C_2 + \dots$로 총커패시턴스는 증가합니다. (③번 옳은 설명) ■ 2단계: 도선의 저항 공식 검토 (보기 ④ 판별) • 저항 공식 $R = \rho \frac{l}{A}$에서 저항은 길이 $l$에 비례하고 단면적 $A$에 반비례합니다. (④번 옳지 않음) ■ 최종 결과: • 옳은 설명은 ③번

■ 1단계: 단일 패리티 검사부호의 오류 검출 한계 (보기 ① 판별) • 단일 패리티 방식은 데이터 전체에서 1의 개수의 홀/짝 여부만을 비교하므로 홀수 개의 비트 오류(1비트, 3비트 등)만 검출할 수 있습니다. • 2개(짝수 개)의 비트에 오류가 동시에 발생하면 패리티 기우성이 유지되어 오류를 검출할 수 없습니다. • 따라서 2비트 오류도 검출할 수 있다는 설명은 옳지 않습니다. (①번 옳지 않음) ■ 2단계: 기타 보기 검토 • ②번: 패리티 비트는 오류 위치를 특정할 수 없으므로 오류 정정 기능이 없습니다. (옳은 설명) • ③번: 데이터 전송 중 발생하는 1비트 에러를 검출할 수 있습니다. (옳은 설명) • ④번: 짝수 패리티는 전체 1의 개수를 짝수로 맞추도록 패리티 비트를 부가합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ①번

■ 1단계: 펄스 첨두치($I_m$) 계산 • 주기 $T = 2\text{ s}$, 펄스폭 $\tau = 1\text{ s}$, 평균 전류 $I_{avg} = 10\text{ A}$ • 사각 펄스 평균값 공식 적용: $$I_{avg} = I_m \frac{\tau}{T} \implies 10\text{ A} = I_m \left(\frac{1}{2}\right) \implies I_m = 20\text{ A}$$ ■ 2단계: 실효값($I_{rms}$) 계산 • 사각 펄스 실효값 공식 적용: $$I_{rms} = \sqrt{\frac{1}{T}\int_0^T i^2(t) dt} = I_m \sqrt{\frac{\tau}{T}}$$ • $I_m = 20\text{ A}$ 대입: $$I_{rms} = 20 \times \sqrt{\frac{1}{2}} = \frac{20}{\sqrt{2}} = 10\sqrt{2}\text{ A}$$ ■ 최종 결과: • 전류의 실횻값은 $10\sqrt{2}$ [A] (④번)

■ 1단계: 하틀리 발진기의 구성 및 발진 주파수 공식 확인 • 하틀리(Hartley) 발진기는 귀환 경로에 탭으로 분할된 두 개의 인덕터($L_1, L_2$)와 한 개의 병렬 커패시터($C$)로 구성된 LC 동조 회로를 사용합니다. • 발진 주파수 공식: $$f = \frac{1}{2\pi \sqrt{L_{total} C}} \quad (L_{total} = L_1 + L_2 + 2M)$$ ■ 2단계: 주파수 결정 요소 판별 • 출력 주파수는 귀환 동조 회로를 구성하는 커패시터의 용량(커패시턴스)과 인덕터의 유도 계수(인덕턴스)에 의해 직접 결정됩니다. ■ 최종 결과: • 출력 신호 주파수를 결정하는 것은 귀환회로의 커패시턴스와 인덕턴스 (④번)

■ 1단계: 노턴 등가 저항($R$) 계산 • 단자 a-b를 개방하고 내부 독립 전압원($50\text{ V}$)을 단락(Short) 처리한 후 단자 a-b에서 바라본 합성 저항을 구합니다. • $10\text{ }\Omega$ 저항과 두 개의 병렬 $20\text{ }\Omega$ 저항이 병렬로 연결된 형태가 됩니다: $$R = 10 \parallel (20 \parallel 20) = 10 \parallel 10 = 5\text{ }\Omega$$ ■ 2단계: 노턴 등가 전류원($I$) 계산 • 단자 a-b를 단락했을 때 흐르는 단락 전류 $I_{\text{sc}}$를 구합니다. • 단자 a-b가 단락되면 두 개의 $20\text{ }\Omega$ 저항 양단이 쇼트되어 전류가 흐르지 않고 전량 a-b 단락 선로로 흐릅니다. • 따라서 $50\text{ V}$ 전원과 $10\text{ }\Omega$ 저항만으로 폐회로가 구성됩니다: $$I = I_{\text{sc}} = \frac{50\text{ V}}{10\text{ }\Omega} = 5\text{ A}$$ ■ 최종 결과: • 전류원의 크기는 5 A, 저항은 5 $\Omega$ (③번)

■ 1단계: 각 보기의 정오 분석 • ㄱ (옳지 않음): 발진기에서 지속적인 정현파 발진을 유지하기 위한 바크하우젠(Barkhausen) 위상 조건은 전체 루프의 위상 천이가 $0^\circ$ 또는 $360^\circ$의 정수 배(동위상 정귀환)이어야 합니다. $90^\circ$ 위상 천이라는 설명은 옳지 않습니다. • ㄴ (옳은 설명): 발진기는 외부 입력 신호 없이 직류(DC) 전원 에너지를 정현파 교류(AC) 신호로 변환하여 출력하는 회로입니다. • ㄷ (옳은 설명): 발진 시작 시점에는 잡음 신호를 증폭시켜 발진을 성장시키기 위해 루프 이득이 1보다 커야($A\beta > 1$) 하지만, 안정한 정상상태 지속 발진에 도달하면 진폭이 일정하게 유지되어야 하므로 실효 루프 이득의 크기는 $A\beta = 1$이 됩니다. ■ 2단계: 옳은 항목 종합 • 옳은 설명만을 고른 것은 ㄴ, ㄷ입니다. ■ 최종 결과: • 옳은 설명은 ㄴ, ㄷ (④번)

■ 1단계: 다이오드 도통 조건 판별 • 다이오드의 애노드는 전압원 $-V_A$에 연결되어 있고, 캐소드는 입력 전압 노드 $V_i$ 방향에 연결되어 있습니다. • 다이오드가 도통(ON)되기 위한 조건은 애노드 전압이 캐소드 전압보다 높을 때입니다: $$-V_A > V_i \implies V_i < -V_A$$ ■ 2단계: $V_i < -V_A$일 때의 전류 $I_1$ 계산 (보기 ③ 판별) • 다이오드가 도통되면 이상적인 다이오드는 단락 상태가 되므로 저항 $R_1$의 아래쪽 단자 전압은 $-V_A$가 됩니다. • 위쪽 단자 전압은 $V_i$이므로 옴의 법칙에 따라 위에서 아래로 흐르는 전류 $I_1$: $$I_1 = \frac{V_i - (-V_A)}{R_1} = \frac{V_i + V_A}{R_1}$$ (③번 옳은 설명) ■ 3단계: $V_i > -V_A$일 때의 동작 검토 • 다이오드가 차단(OFF)되므로 $R_1$ 분로는 개방되어 $I_1 = 0$이 됩니다. • 저항 $R_2$에 흐르는 전류는 다이오드 상태와 무관하게 항상 $I_2 = \frac{V_i}{R_2}$가 됩니다. ■ 최종 결과: • 옳은 설명은 ③번

■ 1단계: 입력 신호 구간별 다이오드 상태 분석 • 입력 $v_i$가 양(+)의 전압일 때: - 다이오드 $D_1$의 캐소드 전위가 높아져 $D_1$은 역방향 차단(OFF) 상태가 됩니다. • 입력 $v_i$가 음(-)의 최솟값인 $-10\text{ V}$에 도달할 때: - $D_1$의 캐소드 전압이 $-10\text{ V}$로 낮아져 $D_1$은 순방향 도통(ON) 상태가 됩니다. - $D_1$이 도통되면 중간 노드의 전압은 입력 전압과 동일한 $-10\text{ V}$로 고정됩니다. ■ 2단계: 출력단 다이오드 $D_2$ 동작 및 최솟값 계산 • 중간 노드 전압이 $-10\text{ V}$일 때 다이오드 $D_2$의 상태: - $D_2$의 애노드 전압은 $-10\text{ V}$, 캐소드 전압은 직류 전원 $-5\text{ V}$에 연결되어 있습니다. - 애노드 전위($-10\text{ V}$)가 캐소드 전위($-5\text{ V}$)보다 낮으므로 $D_2$는 역방향 차단(OFF)됩니다. • $D_2$가 차단되면 출력 노드는 저항을 통해 연결된 직류 기준 전압 $-5\text{ V}$로 클램핑 유지됩니다. • 따라서 출력 전압 $v_o$가 가질 수 있는 최솟값은 $-5\text{ V}$입니다. ■ 최종 결과: • 출력 전압의 최솟값은 -5 [V] (②번)

■ 1단계: 단측파대(SSB) 변조의 대역폭 특성 검토 (보기 ③ 판별) • SSB 변조는 양측파대 신호 중 상측파대(USB) 또는 하측파대(LSB) 중 하나만을 대역통과 필터로 선택하여 전송하는 방식입니다. • 따라서 SSB 신호의 점유 주파수 대역폭은 변조할 원래 신호의 대역폭 $W$와 동일합니다 ($B_{\text{SSB}} = W$). • 신호 대역폭의 2배($2W$)를 사용하는 방식은 일반 AM(DSB-LC)이나 DSB-SC 방식입니다. • 따라서 "대역폭의 2배이다"라는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: SSB는 반송파의 진폭에 정보를 싣는 진폭 변조 방식의 한 종류입니다. (옳은 설명) • ②번: 변조 후 USB 또는 LSB 중 하나의 측파대만 전송합니다. (옳은 설명) • ④번: 반송파와 불필요한 한쪽 측파대를 제거하므로 DSB-SC에 비해 송신 전력 소모가 적습니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 입력 저항($R_{\text{in}}$) 계산 • 이상적인 연산증폭기의 비반전 단자가 접지($0\text{ V}$)되어 있으므로 가상 단락에 의해 반전 단자도 가상 접지($0\text{ V}$)가 됩니다. • 입력 신호원 $v_i$에서 가상 접지 노드로 이어지는 입력 경로의 저항은 $10\text{ k}\Omega$ 저항 하나뿐입니다. • 따라서 회로의 입력 저항: $$R_{\text{in}} = 10\text{ k}\Omega$$ ■ 2단계: 전압 이득($A_v$) 계산 • 반전 단자 노드에서 KCL 적용: $$\frac{v_i - 0}{10\text{ k}\Omega} = \frac{0 - v_o}{30\text{ k}\Omega} + \frac{0 - 0}{2\text{ k}\Omega}$$ $$\frac{v_i}{10\text{ k}\Omega} = -\frac{v_o}{30\text{ k}\Omega} \implies v_o = -3v_i$$ • 전압 이득: $$A_v = \frac{v_o}{v_i} = -3$$ ■ 최종 결과: • 전압 이득은 -3, 입력 저항은 10 [k$\Omega$] (④번)

■ 1단계: 중간 NAND 게이트 출력 논리식 유도 • 입력을 묶은 1단 NAND 게이트는 NOT 게이트로 동작하므로 출력은 $\bar{C}$입니다. • 2단 상단 3입력 NAND 게이트 출력: $$F_1 = \overline{ABC}$$ • 2단 하단 3입력 NAND 게이트 출력: $$F_2 = \overline{AB\bar{C}}$$ ■ 2단계: 최종 출력 $Y$ 간략화 • 최종 2입력 NAND 게이트 출력: $$Y = \overline{F_1 \cdot F_2} = \overline{\overline{ABC} \cdot \overline{AB\bar{C}}}$$ • 드모르간 법칙 적용: $$Y = ABC + AB\bar{C}$$ • 공통 인수 $AB$로 묶어 정리: $$Y = AB(C + \bar{C}) = AB(1) = AB$$ ■ 최종 결과: • 출력 $Y$의 논리식은 $AB$ (③번)

■ 1단계: 베이스 전류($I_B$) 계산 • 베이스-이미터 루프에 KVL 적용 ($V_{CC} = 10\text{ V}, R_B = 2\text{ M}\Omega, V_{BE} = 0.7\text{ V}$): $$V_{CC} - I_B R_B - V_{BE} = 0$$ $$10\text{ V} - I_B (2 \times 10^6\text{ }\Omega) - 0.7\text{ V} = 0$$ $$I_B = \frac{10\text{ V} - 0.7\text{ V}}{2 \times 10^6\text{ }\Omega} = \frac{9.3\text{ V}}{2 \times 10^6\text{ }\Omega} = 4.65\text{ }\mu\text{A}$$ ■ 2단계: 컬렉터 전류($I_C$) 및 $V_{CE}$ 계산 • $\beta = 100$을 이용하여 컬렉터 전류 계산: $$I_C = \beta I_B = 100 \times 4.65\text{ }\mu\text{A} = 0.465\text{ mA}$$ • 컬렉터-이미터 루프에 KVL 적용 ($R_C = 10\text{ k}\Omega$): $$V_{CE} = V_{CC} - I_C R_C = 10\text{ V} - (0.465\text{ mA} \times 10\text{ k}\Omega) = 10\text{ V} - 4.65\text{ V} = 5.35\text{ V}$$ ■ 최종 결과: • 컬렉터-이미터 양단 전압 $V_{CE}$는 5.35 [V] (①번)

■ 1단계: 각 출력 포트의 논리 함수 및 기능 분석 • $F_1$ (XNOR 게이트): $$F_1 = \overline{A \oplus B} = AB + \bar{A}\bar{B}$$ $A$와 $B$가 같은 값($A=B$)일 때 1을 출력합니다. • $F_2$ (XOR 게이트): $$F_2 = A \oplus B = \bar{A}B + A\bar{B}$$ $A$와 $B$가 서로 다른 값($A \neq B$)일 때 1을 출력합니다. • $F_3$ (AND 게이트 with inverted $B$): $$F_3 = A\bar{B}$$ $A=1$이고 $B=0$일 때, 즉 $A > B$일 때만 1을 출력합니다. • $F_4$ (AND 게이트 with inverted $A$): $$F_4 = \bar{A}B$$ $A=0$이고 $B=1$일 때, 즉 $A < B$일 때만 1을 출력합니다. (④번 옳은 설명) ■ 최종 결과: • 기능으로 옳은 것은 ④번

■ 1단계: D 플립플롭과 AND 게이트 동작 조건 • D 플립플롭 출력 $s$: 클럭($CK$)의 상승 에지 순간의 입력 $x$ 값을 샘플링하여 다음 에지까지 유지합니다. • AND 게이트 출력 $y$: 현재의 $x$와 $s$의 논리곱 ($y = x \cdot s$)으로 실시간 결정됩니다. ■ 2단계: 클럭 주기별 상태 추적 • 첫 번째 상승 에지: $x = 0$이므로 $s = 0$ 유지 $\implies y = 0 \cdot 0 = 0$ • $x$가 1로 상승한 구간: 아직 상승 에지가 오지 않아 $s = 0$ 유지 $\implies y = 1 \cdot 0 = 0$ • 두 번째 상승 에지: $x = 1$이므로 $s$가 1로 전환 $\implies y = 1 \cdot 1 = 1$로 상승 • 세 번째 상승 에지: $x = 1$ 지속되므로 $s = 1$ 유지 $\implies y = 1 \cdot 1 = 1$ 지속 • 네 번째 상승 에지: $x = 0$으로 떨어지는 순간이므로 $s$가 0으로 전환 $\implies y = 0 \cdot 0 = 0$으로 하강 • 이 파형 변화를 정확히 나타낸 것은 ①번 타이밍도입니다. ■ 최종 결과: • 올바른 타이밍도는 ①번