2025년 전자공학개론 (지방직)

■ 1단계: 진리표의 입출력 관계 분석 • 입력 A와 B의 값이 서로 다를 때(0과 1 또는 1과 0) 출력은 1이 됩니다. • 입력 A와 B의 값이 서로 같을 때(0과 0 또는 1과 1) 출력은 0이 됩니다. ■ 2단계: 게이트 종류 식별 • 두 입력의 상태가 서로 다를 때만 1을 출력하는 논리 연산은 배타적 논리합(Exclusive-OR)을 수행하는 XOR 게이트입니다. ■ 최종 결과: • 올바른 게이트는 XOR 게이트 (④번)

■ 1단계: JK 플립플롭의 동작 특성 검토 • J=0, K=0: 이전 상태 유지 ($Q^+ = Q$) • J=0, K=1: 리셋 동작 ($Q^+ = 0$) • J=1, K=0: 세트 동작 ($Q^+ = 1$) • J=1, K=1: 토글/반전 동작 ($Q^+ = \bar{Q}$) ■ 2단계: 보기별 정오 판별 (보기 ④ 판별) • J=1, K=1일 때 출력 Q는 현재 상태를 유지하는 것이 아니라 이전 값의 반전(토글)된 상태로 바뀝니다. • 따라서 현재 값을 유지한다는 설명은 옳지 않습니다. (④번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 좌측 순환 시프트 규칙 확인 • 8비트 순환 시프트 레지스터에서 좌측 시프트가 1회 발생하면, 최상위 비트(MSB)가 최하위 비트(LSB) 자리로 이동하고 나머지 비트들은 왼쪽으로 1비트씩 이동합니다. ■ 2단계: 3회 좌측 순환 시프트 수행 • 초기 상태: 01101101 • 1회 시프트 후: 11011010 (MSB 0이 LSB로 이동) • 2회 시프트 후: 10110101 (MSB 1이 LSB로 이동) • 3회 시프트 후: 01101011 (MSB 1이 LSB로 이동) ■ 최종 결과: • 변경된 저장 값은 01101011 (③번)

■ 1단계: 부귀환(Negative Feedback)의 특성 검토 • 증폭기에 부귀환을 걸면 전압 이득은 감소하지만 주파수 대역폭(Bandwidth)은 $(1+A\beta)$ 배로 증가하여 이득-대역폭 적(GBW)을 일정하게 유지합니다. • 비선형 왜곡과 회로 내부 잡음이 감소하고, 외부 저항 비율에 의해 안정적인 전압 이득을 얻을 수 있습니다. ■ 2단계: 오답 판별 (보기 ②) • 부귀환을 적용하면 대역폭은 증가하므로, 대역폭이 감소한다는 설명은 옳지 않습니다. (②번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 직렬 RLC 회로 공진 조건식 수립 • 직렬 공진 각주파수 공식: $$\omega^2 = \frac{1}{LC} \implies L = \frac{1}{\omega^2 C}$$ ■ 2단계: 파라미터 대입 및 인덕턴스($L$) 계산 • 주어진 조건: $\omega = 10^5\text{ rad/s}, \quad C = 4\text{ }\mu\text{F} = 4 \times 10^{-6}\text{ F}$ • $L$ 계산: $$L = \frac{1}{(10^5)^2 \times (4 \times 10^{-6})} = \frac{1}{10^{10} \times 4 \times 10^{-6}} = \frac{1}{4 \times 10^4}\text{ H}$$ $$L = 0.25 \times 10^{-4}\text{ H} = 25 \times 10^{-6}\text{ H} = 25\text{ }\mu\text{H}$$ ■ 최종 결과: • 인덕턴스 $L$의 값은 25 [$\mu$H] (①번)

■ 1단계: 입력 신호 극성별 다이오드 동작 분석 • 양의 반주기 ($v_i > 0$): - 연산증폭기 출력이 음수가 되어 $D_1$은 차단(OFF)되고 $D_2$가 도통(ON)됩니다. - 출력단은 피드백 경로에 의해 $v_o = 0\text{ V}$로 고정됩니다. • 음의 반주기 ($v_i < 0$): - 연산증폭기 출력이 양수가 되어 $D_1$이 순방향 도통(ON)되고 $D_2$는 차단(OFF)됩니다. - 반전 증폭기로 동작하여 $v_o = -\frac{R_2}{R_1} v_i > 0$의 양의 전압이 출력됩니다. ■ 2단계: 회로 기능 식별 • 음의 반주기 신호만 반전 증폭되어 양의 파형으로 출력되고 양의 반주기는 0 V로 차단되므로 정밀 반파정류회로로 동작합니다. ■ 최종 결과: • 출력특성을 나타내는 회로는 반파정류회로 (④번)

■ 1단계: 차동증폭기의 특성 검토 (보기 ② 판별) • 차동증폭기는 두 입력 단자의 전압 차이(차동 신호)는 크게 증폭하고, 동일하게 유입되는 공통 모드 신호(잡음)는 억제하도록 설계됩니다. • 따라서 공통모드 이득($A_c$)은 0에 가까울수록(작을수록) 우수하며, 공통모드 제거비(CMRR = $|A_d / A_c|$)는 클수록 우수합니다. • 보기 ②번의 "공통모드 이득이 클수록 성능이 우수하다"는 설명은 옳지 않습니다. (②번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 연산증폭기(OP-Amp)의 초단 입력 회로로 차동증폭기가 사용됩니다. (옳은 설명) • ③번: 두 입력선에 공통으로 유입되는 동상 잡음을 효과적으로 제거합니다. (옳은 설명) • ④번: 공통모드 제거비는 차동모드 이득과 공통모드 이득의 비율입니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 평행판 커패시터의 저장 전하량 공식 수립 • 전하량 $Q$와 정전용량 $C$, 인가전압 $V$의 관계: $$Q = CV = \left(\varepsilon \frac{S}{d}\right)V$$ ■ 2단계: 파라미터 변화에 따른 전하량 변동 검토 • 유전율 $\varepsilon$ 증가 시 $Q$ 증가 (①번) • 면적 $S$ 증가 시 $Q$ 증가 (③번) • 인가전압 $V$ 증가 시 $Q$ 증가 (④번) • 극판 간격 $d$가 증가하면 정전용량 $C$가 감소하므로 저장 전하량 $Q$는 감소합니다. (②번 옳지 않음) ■ 최종 결과: • 전하량을 증가시키는 방법으로 옳지 않은 것은 ②번

■ 1단계: 맥동률(Ripple Factor) 공식 수립 • 맥동률 $r$의 정의: $$r = \frac{V_{\text{rms,ac}}}{V_{\text{dc}}} \times 100\text{ [\%]}$$ ■ 2단계: 교류 성분의 실효값($V_{\text{rms,ac}}$) 계산 • 교류 맥동 신호: $v_{\text{ac}}(t) = 10\sqrt{2}\cos(\omega t)\text{ V}$ • 정현파 전압 진폭 $V_m = 10\sqrt{2}\text{ V}$이므로 실효값: $$V_{\text{rms,ac}} = \frac{V_m}{\sqrt{2}} = \frac{10\sqrt{2}\text{ V}}{\sqrt{2}} = 10\text{ V}$$ ■ 3단계: 맥동률 계산 • $V_{\text{dc}} = 100\text{ V}, V_{\text{rms,ac}} = 10\text{ V}$ 대입: $$r = \frac{10\text{ V}}{100\text{ V}} \times 100 = 10\%$$ ■ 최종 결과: • 맥동률은 10 [\%] (②번)

■ 1단계: 입력 전압 구간별 다이오드 상태 및 출력 전압 분석 • $v_i > 3\text{ V}$ 구간: - 다이오드 $D_2$가 순방향 도통(ON)되고 $D_1$은 차단(OFF)됩니다. - 출력 전압은 직류 전원에 의해 $v_o = +3\text{ V}$로 클리핑(제한)됩니다. • $v_i < -3\text{ V}$ 구간: - 다이오드 $D_1$이 순방향 도통(ON)되고 $D_2$는 차단(OFF)됩니다. - 출력 전압은 직류 전원에 의해 $v_o = -3\text{ V}$로 클리핑(제한)됩니다. • $-3\text{ V} \le v_i \le 3\text{ V}$ 구간: - 두 다이오드 $D_1, D_2$ 모두 역방향 차단(OFF) 상태가 되어 $v_o = v_i$가 그대로 전달됩니다. ■ 2단계: 최솟값 및 최댓값 결정 • 출력 전압 파형의 최솟값은 $-3\text{ V}$, 최댓값은 $+3\text{ V}$입니다. ■ 최종 결과: • 최솟값과 최댓값은 각각 -3, +3 (④번)

■ 1단계: 개방루프 이득-대역폭 적(GBW) 계산 • 연산증폭기의 이득-대역폭 곱: $$GBW = A_{OL} \times f_{OL} = 100 \times 200\text{ kHz} = 20,000\text{ kHz}$$ ■ 2단계: 폐루프 전압 이득($A_{CL}$) 계산 • 귀환율 $\beta = 0.005$ 적용: $$A_{CL} = \frac{A_{OL}}{1 + A_{OL}\beta} = \frac{100}{1 + 100(0.005)} = \frac{100}{1.5}$$ ■ 3단계: 폐루프 고역차단주파수($f_{CL}$) 계산 • 부귀환 적용 시 차단주파수 공식: $$f_{CL} = \frac{GBW}{A_{CL}} = \frac{20,000\text{ kHz}}{\frac{100}{1.5}} = 200\text{ kHz} \times 1.5 = 300\text{ kHz}$$ ■ 최종 결과: • 폐루프 고역차단주파수는 300 [kHz] (③번)

■ 1단계: 제너 다이오드의 순방향 특성 검토 (보기 ① 판별) • 제너 다이오드는 순방향 바이어스 인가 시 일반 다이오드와 동일하게 약 0.7 V 이상의 순방향 전압에서 정상적으로 도통하여 전류가 흐릅니다. • 따라서 순방향 전압에서 전류가 흐르지 않는다는 설명은 옳지 않습니다. (①번 옳지 않음) ■ 2단계: 기타 보기 검토 • ②번: 역방향 항복 영역에서 전류가 크게 변하더라도 양단 전압(제너 전압)은 거의 일정하게 유지됩니다. (옳은 설명) • ③번: 일정한 역방향 전압 특성을 이용하여 정전압 조정기(전압 레귤레이터) 회로에 널리 사용됩니다. (옳은 설명) • ④번: 불순물 도핑 농도를 높이면 공핍층이 얇아져 더 낮은 전압에서 터널링(제너 항복)이 발생하므로 항복 전압이 감소합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ①번

■ 1단계: 공통 컬렉터(CC, 이미터 팔로워) 증폭기 특성 검토 (보기 ① 판별) • 이미터 팔로워 회로는 베이스로 입력받고 이미터로 출력하므로 입력 임피던스가 매우 크고 출력 임피던스가 매우 작습니다. • 따라서 입력 임피던스가 매우 작다는 설명은 옳지 않습니다. (①번 옳지 않음) ■ 2단계: 기타 보기 검토 • ②번: 이미터 저항에 의한 부귀환 효과로 전압 이득은 1에 가깝지만 항상 1보다 약간 작습니다 ($A_v \approx 1$). (옳은 설명) • ③번: 출력 전압이 입력 전압을 그대로 따라가므로 이미터 팔로워 회로라고 부릅니다. (옳은 설명) • ④번: 입력 전압과 출력 전압은 서로 동위상($0^\circ$)입니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ①번

■ 1단계: 변조지수의 정의 검토 (보기 ③ 판별) • 진폭 변조(AM)에서 변조지수($m$)는 정보 신호의 진폭($A_m$)과 반송파의 진폭($A_c$)의 비율로 정의됩니다: $$m = \frac{A_m}{A_c}$$ • 따라서 두 진폭의 합이라는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 고주파 반송파를 사용하면 신호 파장($\lambda = c/f$)이 짧아져 수신 안테나의 물리적 길이를 크게 줄일 수 있습니다. (옳은 설명) • ②번: 서로 다른 반송파 주파수를 사용하여 여러 신호를 동시에 전송하는 주파수 분할 다중 통신(FDM)이 가능해집니다. (옳은 설명) • ④번: 변조는 고주파 반송파의 진폭, 주파수, 위상 중 하나 이상을 정보 신호에 따라 변화시키는 기술입니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 위상동기루프(PLL)의 구성 요소 및 동작 원리 • PLL은 위상비교기(Phase Detector), 루프필터(Loop Filter), 전압제어발진기(VCO)로 구성됩니다. • 위상비교기는 입력 신호와 VCO 출력 신호의 위상차를 비교하여 두 주파수의 합과 차 성분을 포함하는 신호를 출력합니다. ■ 2단계: (가) 블록의 역할 판별 • 위상비교기 출력 중 고주파 성분(합 주파수 성분 및 잡음)을 제거하고 직류에 가까운 오차 전압(차 주파수 성분)만을 통과시켜 VCO를 제어해야 합니다. • 따라서 (가)에 들어갈 회로는 루프필터 역할을 하는 저역통과필터(Low-Pass Filter)입니다. ■ 최종 결과: • (가)에 알맞은 회로는 저역통과필터 (②번)

■ 1단계: 슈미트 트리거 회로의 분류 검토 (보기 ① 판별) • 연산증폭기의 비반전 단자로 출력이 피드백되는 회로는 정귀환을 이용한 슈미트 트리거(Schmitt Trigger) 비교기 회로입니다. • 슈미트 트리거는 두 개의 안정한 상태(양의 포화 또는 음의 포화)를 유지하므로 쌍안정(Bistable) 멀티바이브레이터에 해당합니다. • 따라서 단안정 멀티바이브레이터라는 설명은 옳지 않습니다. (①번 옳지 않음) ■ 2단계: 기타 보기 검토 • ②번: 출력이 비반전 입력 단자(+)로 피드백되므로 정귀환 루프를 가집니다. (옳은 설명) • ③번: 상한 임계 전압(UTP)과 하한 임계 전압(LTP)이 분리되어 히스테리시스 특성을 가집니다. (옳은 설명) • ④번: 출력 전압이 저항 $R_1, R_2$에 의해 분할되어 비반전 단자로 입력되므로 귀환율은 $\beta = \frac{R_1}{R_1 + R_2}$입니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ①번

■ 1단계: 보드율(Baud Rate)의 개념 정의 • 보드율은 데이터 통신 선로에서 1초 동안 전송되는 신호의 상태 변화 횟수, 즉 초당 심벌(Symbol) 전송 수를 나타내는 단위입니다. • 초당 전송 비트 수를 나타내는 단위는 비트율(Bit Rate, bps)입니다. ■ 최종 결과: • 보드율에 대한 설명으로 옳은 것은 신호의 초당 심벌(symbol) 수 (④번)

■ 1단계: 가상 접지 조건 적용 및 출력 전압($V_o$) 계산 • 이상적인 연산증폭기의 가상 단락에 의해 반전 단자 전위는 $V_- = V_+ = 0\text{ V}$입니다. • 저항 $R_S$ 양단 전위차가 0이므로 $R_S$로는 전류가 흐르지 않으며, 입력 전류원 $i_s$는 전량 피드백 저항 $R_F$로 흐릅니다. • 출력 전압: $$0 - V_o = i_s R_F \implies V_o = -i_s R_F$$ ■ 2단계: 부하 전류($i_L$) 및 전류 이득 유도 • 부하 저항 $R_L$에 흐르는 전류: $$i_L = \frac{V_o}{R_L} = \frac{-i_s R_F}{R_L}$$ • 전류 이득 계산: $$\frac{i_L}{i_s} = -\frac{R_F}{R_L}$$ ■ 최종 결과: • 전류 이득은 $-\frac{R_F}{R_L}$ (③번)

■ 1단계: 테브난 등가 임피던스($Z_{th}$) 계산 • 독립 전압원을 단락 처리한 후 부하 단자에서 바라본 합성 임피던스를 구합니다. • 저항 $4\text{ }\Omega$과 인덕턴스 $j2\text{ }\Omega$가 병렬 연결되고, 커패시턴스 $-j4\text{ }\Omega$가 직렬 연결된 구조입니다: $$4 \parallel j2 = \frac{4 \times j2}{4 + j2} = \frac{j8(4 - j2)}{4^2 + 2^2} = \frac{16 + j32}{20} = 0.8 + j1.6\text{ }\Omega$$ • 전체 테브난 임피던스: $$Z_{th} = (0.8 + j1.6) - j4 = 0.8 - j2.4\text{ }\Omega$$ ■ 2단계: 최대 전력 전달 조건 적용 • 부하 $Z_L$에 최대 평균 전력이 전달되기 위한 조건: $$Z_L = Z_{th}^* = (0.8 - j2.4)^* = 0.8 + j2.4\text{ }\Omega$$ ■ 최종 결과: • 최적의 부하 임피던스는 0.8 + j2.4 [$\Omega$] (③번)

■ 1단계: 1단 개별 게이트 출력 유도 • 상단 NAND 게이트 (입력 $A, 1$): $$Y_1 = \overline{A \cdot 1} = \bar{A}$$ • 중간 NOR 게이트 (입력 $B, 1$): $$Y_2 = \overline{B + 1} = \bar{1} = 0$$ • 하단 XNOR 게이트 (입력 $C, 1$): $$Y_3 = \overline{C \oplus 1} = \overline{\bar{C}} = C$$ ■ 2단계: 중간 3입력 NOR 게이트 출력($Y_4$) 계산 • $Y_1, Y_2, Y_3$를 입력으로 받는 NOR 게이트 출력: $$Y_4 = \overline{Y_1 + Y_2 + Y_3} = \overline{\bar{A} + 0 + C} = \overline{\bar{A} + C} = A\bar{C}$$ ■ 3단계: 최종 2입력 NAND 게이트 출력($F$) 계산 • $Y_1(=\bar{A})$과 $Y_4(=A\bar{C})$를 입력으로 받는 NAND 게이트: $$F = \overline{Y_1 \cdot Y_4} = \overline{\bar{A} \cdot (A\bar{C})} = \overline{(\bar{A}A)\bar{C}} = \overline{0 \cdot \bar{C}} = \overline{0} = 1$$ ■ 최종 결과: • 출력 F의 논리식 값은 1 (②번)