다음 연산증폭기 회로에서 출력전압 는? (단, 연산증폭기는 이상적이다)
2024년 지방직 9급 전자공학개론 6번
2024년도 시행 • 6번 문항
💡 정답 및 상세 해설 확인하기
정답: 2번
■ 1단계: 1단 전압 팔로워 출력 전압($V_{o1}$) 계산
• 1단 연산증폭기는 전압 팔로워(Buffer) 구조이므로:
$$V_{o1} = 0.5\text{ V}$$
■ 2단계: 2단 반전 증폭기 출력 전압($V_o$) 계산
• 2단 연산증폭기는 입력 저항 $1\text{ k}\Omega$, 피드백 저항 $2\text{ k}\Omega$을 갖는 반전 증폭기입니다:
$$V_o = -\frac{2\text{ k}\Omega}{1\text{ k}\Omega} \times V_{o1} = -2 \times 0.5\text{ V} = -1.0\text{ V}$$
■ 최종 결과:
• 출력전압 $V_o$는 -1.0 [V] (②번)
• 1단 연산증폭기는 전압 팔로워(Buffer) 구조이므로:
$$V_{o1} = 0.5\text{ V}$$
■ 2단계: 2단 반전 증폭기 출력 전압($V_o$) 계산
• 2단 연산증폭기는 입력 저항 $1\text{ k}\Omega$, 피드백 저항 $2\text{ k}\Omega$을 갖는 반전 증폭기입니다:
$$V_o = -\frac{2\text{ k}\Omega}{1\text{ k}\Omega} \times V_{o1} = -2 \times 0.5\text{ V} = -1.0\text{ V}$$
■ 최종 결과:
• 출력전압 $V_o$는 -1.0 [V] (②번)