2023년 전자공학개론 (지방직)

■ 1단계: 주기 전류 파형의 실효값($I_{\text{rms}}$) 계산 • 주기 $T = 4\text{ s}$인 구형파: - $0 \le t < 2\text{ s}$: $i(t) = 4\text{ A}$ - $2 \le t < 4\text{ s}$: $i(t) = -4\text{ A}$ • 실효값 정의식 적용: $$I_{\text{rms}} = \sqrt{\frac{1}{T}\int_0^T i^2(t) dt} = \sqrt{\frac{1}{4}\left(\int_0^2 4^2 dt + \int_2^4 (-4)^2 dt\right)} = \sqrt{\frac{1}{4}(32 + 32)} = 4\text{ A}$$ ■ 2단계: 저항에서의 평균 소모 전력($P$) 계산 • $R = 4\text{ }\Omega$에서 소모되는 전력: $$P = I_{\text{rms}}^2 R = 4^2 \times 4\text{ }\Omega = 64\text{ W}$$ ■ 최종 결과: • 실효값은 4 [A], 평균전력은 64 [W] (①번)

■ 1단계: 공핍형 MOSFET 동작 영역 검토 (보기 ③ 판별) • n채널 공핍형 MOSFET에서 $V_{GS} > 0$인 영역은 채널 내 전자가 더 많이 모여 전도성이 증가하는 증가 영역(Enhancement mode)입니다. • $V_{GS} < 0$인 영역은 전자가 반발되어 채널이 좁아지는 공핍 영역(Depletion mode)입니다. • 따라서 $V_{GS} > 0$인 영역을 공핍영역이라고 한 ③번은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: $V_{GS}$가 양으로 증가하면 채널 전하 밀도가 높아져 $I_D$가 증가합니다. (옳은 설명) • ②번: $V_{GS}$가 음으로 낮아지면 채널이 공핍되어 전류가 감소하고 차단 전압 이하에서 전류가 흐르지 않습니다. (옳은 설명) • ④번: 공핍형 MOSFET은 증가 모드와 공핍 모드 모두 동일한 쇼클리 전류 방정식 $I_D = I_{DSS}(1 - V_{GS}/V_P)^2$을 공유합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 2진수 소수 표현 가능 여부 검토 (보기 ② 판별) • 2진법은 소수점 아래 자릿수에 $2^{-1}(0.5), 2^{-2}(0.25), 2^{-3}(0.125)$ 등의 가중치를 부여하여 소수(Fraction)를 완벽하게 표현할 수 있습니다. • 따라서 소수를 표현할 수 없다는 설명은 옳지 않습니다. (②번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 컴퓨터 시스템은 가산기를 활용하기 위해 2진수 뺄셈 연산 시 2의 보수를 주로 사용합니다. (옳은 설명) • ③번: 16진법은 0~9와 A~F의 16개 기호를 사용합니다. (옳은 설명) • ④번: 그레이 코드는 연속되는 수 사이에서 오직 1개의 비트만 변하는 특성을 가집니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 미분기 및 적분기 소자 구성 확인 • 미분기: 입력 임피던스 $Z_i$ 위치에 커패시터 $C$가 오고 귀환 임피던스 $Z_f$ 위치에 저항 $R$이 연결됩니다 ($v_o = -RC \frac{dv_i}{dt}$). • 적분기: 입력 임피던스 $Z_i$ 위치에 저항 $R$이 오고 귀환 임피던스 $Z_f$ 위치에 커패시터 $C$가 연결됩니다 ($v_o = -\frac{1}{RC}\int v_i dt$). ■ 2단계: 증폭기 형태 확인 • 입력 신호가 연산증폭기의 반전 단자(-)로 인가되므로 반전 증폭기 기반입니다. ■ 최종 결과: • 올바른 조합은 ①번

■ 1단계: 555 타이머 비안정 모드의 충방전 시간 확인 • ON 시간(충전): $T_{\text{ON}} \approx 0.7(R_A + R_B)C$ • OFF 시간(방전): $T_{\text{OFF}} \approx 0.7R_B C$ ■ 2단계: 듀티 사이클(Duty Cycle) 검토 (보기 ④ 판별) • 기본 비안정 555 타이머 회로의 듀티 사이클 공식: $$D = \frac{T_{\text{ON}}}{T_{\text{ON}} + T_{\text{OFF}}} = \frac{R_A + R_B}{R_A + 2R_B}$$ • 저항 $R_A > 0$이므로 항상 $R_A + R_B > R_B$가 성립하여 듀티 사이클 $D > 50\%$가 됩니다. • 따라서 듀티 사이클이 50%보다 작다는 설명은 옳지 않습니다. (④번 옳지 않음) ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: T 플립플롭 트리거 에지 확인 • $Q_1$: 클럭의 상승 에지(Rising Edge)에서 동작 • $Q_2$: 클럭에 NOT 게이트가 연결되어 있어 클럭의 하강 에지(Falling Edge)에서 동작 • 동작 규칙: $T = 1$일 때 상태 반전(토글), $T = 0$일 때 상태 유지 ■ 2단계: 시간별 상태 추적 • $t_1$(상승): Input = 0 $\implies Q_1 = 0$ 유지 • $t_2$(하강): Input = 1 $\implies Q_2$ 토글되어 $Q_2 = 1$ - $(t_2 \sim t_3)$ 구간: $Q_1 = 0, Q_2 = 1$ • $t_3$(상승): Input = 1 $\implies Q_1$ 토글되어 $Q_1 = 1$ • $t_4$(하강): Input = 0 $\implies Q_2 = 1$ 유지 • $t_5$(상승): Input = 0 $\implies Q_1 = 1$ 유지 • $t_6$(하강): Input = 0 $\implies Q_2 = 1$ 유지 • $t_7$(상승): Input = 1 $\implies Q_1$ 토글되어 $Q_1 = 0$ • $t_8$(하강): Input = 1 $\implies Q_2$ 토글되어 $Q_2 = 0$ - $(t_7 \sim t_8)$ 구간: $t_7$에서 $Q_1$이 0으로 변하고 $Q_2$는 1을 유지하므로 $Q_1 = 0, Q_2 = 1$ ■ 최종 결과: • 올바른 구간 상태는 ①번

■ 1단계: 직류 정상상태 소자 특성 적용 • 커패시터($0.5\text{ F}$): 개방(Open) 상태가 되어 커패시터 직렬 분로로는 전류가 흐르지 않습니다. • 인덕터($L_1, L_2$): 단락(Short) 상태가 됩니다. ■ 2단계: 등가 저항 및 병렬 전압 계산 • 우측 분로는 $1\text{ }\Omega$ 저항과 $2\text{ }\Omega$ 저항의 병렬 연결이 됩니다: $$R_p = 1\text{ }\Omega \parallel 2\text{ }\Omega = \frac{1 \times 2}{1 + 2} = \frac{2}{3}\text{ }\Omega$$ • 전체 회로 등가 저항: $$R_{\text{eq}} = 2\text{ }\Omega + \frac{2}{3}\text{ }\Omega = \frac{8}{3}\text{ }\Omega$$ • 병렬 부분 양단 전압 $V_p$: $$V_p = 12\text{ V} \times \frac{\frac{2}{3}\text{ }\Omega}{\frac{8}{3}\text{ }\Omega} = 12\text{ V} \times \frac{2}{8} = 3\text{ V}$$ ■ 3단계: 전류 $i_2$ 계산 • $1\text{ }\Omega$ 저항 지로에 흐르는 전류 $i_2$: $$i_2 = \frac{V_p}{1\text{ }\Omega} = \frac{3\text{ V}}{1\text{ }\Omega} = 3\text{ A}$$ ■ 최종 결과: • 정상상태 전류 $i_2$는 3 [A] (②번)

■ 1단계: 상한 및 하한 임계 주파수 정의 검토 (보기 ③ 판별) • 상한 임계 주파수($f_H$)는 트랜지스터 내부 접합 커패시턴스 및 배선 용량에 의해 결정되며 증폭기의 고주파 응답 특성을 나타냅니다. • 저주파 응답 특성을 나타내는 것은 결합 및 바이패스 커패시터에 의해 결정되는 하한 임계 주파수($f_L$)입니다. • 따라서 상한 임계 주파수가 저주파 응답 특성을 나타낸다는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 전력 이득이 1/2로 감소하는 지점이 전압 이득 기준 -3 dB 지점(차단 주파수)입니다. (옳은 설명) • ②번: 저주파 영역에서 결합 및 바이패스 커패시턴스가 하한 차단 주파수를 결정합니다. (옳은 설명) • ④번: 대역폭은 $BW = f_H - f_L$로 정의됩니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 테브난 등가 전압($V_{TH}$) 계산 • 베이스 전압 분배점의 개방 전압: $$V_{TH} = V_{CC} \times \frac{R_2}{R_1 + R_2} = 20\text{ V} \times \frac{1\text{ k}\Omega}{4\text{ k}\Omega + 1\text{ k}\Omega} = 20 \times \frac{1}{5} = 4\text{ V}$$ ■ 2단계: 테브난 등가 저항($R_{TH}$) 계산 • $V_{CC}$ 전원을 접지 처리하고 베이스에서 바라본 병렬 합성 저항: $$R_{TH} = R_1 \parallel R_2 = \frac{4\text{ k}\Omega \times 1\text{ k}\Omega}{4\text{ k}\Omega + 1\text{ k}\Omega} = \frac{4}{5}\text{ k}\Omega = 0.8\text{ k}\Omega$$ ■ 최종 결과: • $V_{TH} = 4\text{ [V]}, R_{TH} = 0.8\text{ [k}\Omega\text{]}$ (①번)

■ 1단계: 입력 전압별 다이오드 상태 분석 • 입력 $v_{\text{in}} \le V_D$일 때: - 다이오드가 도통되지 않으므로 차단(OFF) 상태가 됩니다. - 저항으로 전류가 흐르지 않아 출력 전압은 $v_{\text{out}} = 0\text{ V}$가 됩니다. • 입력 $v_{\text{in}} > V_D$일 때: - 다이오드가 순방향 도통(ON)되어 $V_D$의 전압 강하가 발생합니다. - 출력 전압: $$v_{\text{out}} = v_{\text{in}} - V_D$$ - 이는 $v_{\text{in}}$에 대해 기울기 1로 선형 증가하는 직선이 됩니다. ■ 2단계: 전달 특성 곡선 판별 • $v_{\text{in}} \le V_D$에서는 0 V를 유지하다가 $v_{\text{in}} > V_D$에서 기울기 1로 상승하는 특성을 나타내는 그래프는 ②번입니다. ■ 최종 결과: • 올바른 전달특성은 ②번

■ 1단계: 10진수 +3의 10비트 2진수 표현 • +3의 10비트 2진수 값: $$+3 = 0000000011_2$$ ■ 2단계: 2의 보수 변환 • 1의 보수(모든 비트 반전): $$1111111100_2$$ • 2의 보수(1의 보수에 1 더하기): $$1111111100_2 + 1_2 = 1111111101_2$$ ■ 최종 결과: • -3의 10비트 2의 보수 표현은 1111111101 (④번)

■ 1단계: 전달특성곡선 분석 • $V_{GS} < 0$ 영역에서 드레인 전류가 제어되며 $V_{GS} = V_P$에서 핀치오프되는 곡선은 n채널 JFET의 전달특성입니다. ■ 2단계: 직류 부하선 방정식 분석 • 부하선이 $V_{GS}$ 축의 양(+)의 영역에서 시작하여 음(-)의 영역으로 가로지르는 형태를 갖습니다: $$V_{GS} = V_G - I_D R_S$$ • 게이트에 일정한 양의 직류 전압 $V_G$를 공급하는 구성은 전압분배 바이어스 회로의 특성입니다. ■ 최종 결과: • 해당하는 회로는 n채널 JFET 전압분배 바이어스 회로 (②번)

■ 1단계: 2차측 최대 전압($V_m$) 계산 • 실효 전압 $V_{(sec)} = 20/\sqrt{2}\text{ V}$이므로 피크 전압: $$V_m = \sqrt{2} \times \frac{20}{\sqrt{2}}\text{ V} = 20\text{ V}$$ ■ 2단계: 부하 저항 양단 최대 전압($V_{RL}$) 계산 • 브리지 정류기 도통 시 다이오드 2개가 직렬 연결되므로: $$V_{RL} = V_m - 2V_D = 20\text{ V} - 2(0.7\text{ V}) = 18.6\text{ V}$$ ■ 3단계: 최대 출력 전류($I_{p(\text{out})}$) 계산 • $R_L = 2\text{ k}\Omega$ 대입: $$I_{p(\text{out})} = \frac{18.6\text{ V}}{2\text{ k}\Omega} = 9.3\text{ mA}$$ ■ 최종 결과: • 최대출력전류는 9.3 [mA] (③번)

■ 1단계: 베이스 전류($I_B$) 계산 • 베이스-이미터 루프 KVL: $$I_B = \frac{V_{CC} - V_{BE}}{R_B} = \frac{15\text{ V} - 0.7\text{ V}}{286\text{ k}\Omega} = \frac{14.3\text{ V}}{286\text{ k}\Omega} = 0.05\text{ mA}$$ ■ 2단계: $\beta_{\text{DC}} = 100$일 때 $V_{CE}$ 계산 • $I_C = 100 \times 0.05\text{ mA} = 5\text{ mA}$ • $V_{CE} = V_{CC} - I_C R_C = 15\text{ V} - (5\text{ mA} \times 1\text{ k}\Omega) = 10\text{ V}$ ■ 3단계: $\beta_{\text{DC}} = 200$일 때 $V_{CE}$ 계산 • $I_C = 200 \times 0.05\text{ mA} = 10\text{ mA}$ • $V_{CE} = V_{CC} - I_C R_C = 15\text{ V} - (10\text{ mA} \times 1\text{ k}\Omega) = 5\text{ V}$ ■ 최종 결과: • $\beta_{\text{DC}}=100$일 때 10 [V], $\beta_{\text{DC}}=200$일 때 5 [V] (①번)

■ 1단계: 다단 증폭기의 전체 대역폭 경계 주파수 결정 • 전체 하한 임계 주파수($f_L$): 각 단의 하한 주파수 중 최댓값 $$f_L = \max(1\text{ kHz}, 3\text{ kHz}) = 3\text{ kHz}$$ • 전체 상한 임계 주파수($f_H$): 각 단의 상한 주파수 중 최솟값 $$f_H = \min(100\text{ kHz}, 250\text{ kHz}) = 100\text{ kHz}$$ ■ 2단계: 전체 대역폭($BW$) 계산 • 대역폭 공식 적용: $$BW = f_H - f_L = 100\text{ kHz} - 3\text{ kHz} = 97\text{ kHz}$$ ■ 최종 결과: • 전체 대역폭은 97 [kHz] (①번)

■ 1단계: 귀환 발진기의 발진 조건 검토 (보기 ③ 판별) • 바크하우젠 발진 조건에 따르면 지속적인 발진을 유지하기 위한 루프 이득의 크기는 $|A\beta| = 1$이어야 합니다. • 정귀환 회로의 폐루프 이득 $A_f = \frac{A}{1 - A\beta}$에서 $A\beta \to 1$이 되면 폐루프 이득은 무한대($\infty$)가 되어 외부 입력 없이도 출력을 발생시킵니다. • 따라서 폐루프 이득이 1보다 작아야 발진이 유지된다는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 발진을 위해 귀환 신호는 입력과 동위상($0^\circ$ 또는 $360^\circ$)이어야 합니다. (옳은 설명) • ②번: 발진기는 정귀환(Positive feedback)을 기반으로 동작합니다. (옳은 설명) • ④번: 회로 내부 잡음을 증폭하여 자가 기동하므로 외부 입력 신호가 필요 없습니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 각 단의 전압 이득 계산 • 1단 (비반전 증폭기): $$A_{v1} = 1 + \frac{R_f}{R_1} = 1 + \frac{470\text{ k}\Omega}{4.7\text{ k}\Omega} = 1 + 100 = 101$$ • 2단 (반전 증폭기): $$A_{v2} = -\frac{R_f}{R_2} = -\frac{470\text{ k}\Omega}{47\text{ k}\Omega} = -10$$ • 3단 (반전 증폭기): $$A_{v3} = -\frac{R_f}{R_3} = -\frac{470\text{ k}\Omega}{47\text{ k}\Omega} = -10$$ ■ 2단계: 전체 다단 전압 이득 계산 • 전체 이득: $$A_v = A_{v1} \times A_{v2} \times A_{v3} = 101 \times (-10) \times (-10) = 10,100$$ ■ 최종 결과: • 전체 전압이득은 10,100 (②번)

■ 1단계: TCP/IP 프로토콜 계층 구조 검토 (보기 ② 판별) • TCP/IP 프로토콜 스택은 통상 4개 계층(네트워크 액세스, 인터넷, 전송, 응용)으로 구성됩니다. • 7개 계층으로 구성된 것은 OSI 7계층 참조 모델입니다. • 따라서 7개의 계층으로 구성되어 있다는 설명은 옳지 않습니다. (②번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 네트워크(인터넷) 계층의 주된 역할은 라우팅과 패킷 포워딩입니다. (옳은 설명) • ③번: TCP는 신뢰성 있는 전송 프로토콜로 흐름 제어, 오류 제어, 혼잡 제어를 제공합니다. (옳은 설명) • ④번: IP는 최선 노력(Best-effort) 원칙의 비연결형 프로토콜입니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 비반전 단자 전압($V_+$) 식 수립 • 저항 $R_1 = 25\text{ k}\Omega, R_2 = 50\text{ k}\Omega$에 의한 전압 중첩: $$V_+ = \frac{R_2 v_{\text{in}} + R_1 v_{\text{out}}}{R_1 + R_2} = \frac{50 v_{\text{in}} + 25 v_{\text{out}}}{75} = \frac{2}{3}v_{\text{in}} + \frac{1}{3}v_{\text{out}}$$ ■ 2단계: 전이 기준점($V_+ = V_R = 1\text{ V}$) 관계식 유도 • 스위칭 임계 조건: $$\frac{2}{3}v_{\text{in}} + \frac{1}{3}v_{\text{out}} = 1\text{ V} \implies 2v_{\text{in}} + v_{\text{out}} = 3 \implies v_{\text{in}} = \frac{3 - v_{\text{out}}}{2}$$ ■ 3단계: 상측 및 하측 문턱전압 계산 • $v_{\text{out}} = V_H = 4\text{ V}$일 때: $$v_{\text{in}} = \frac{3 - 4}{2} = -0.5\text{ V} \implies V_{TL} = -0.5\text{ V}$$ • $v_{\text{out}} = V_L = -4\text{ V}$일 때: $$v_{\text{in}} = \frac{3 - (-4)}{2} = \frac{7}{2} = 3.5\text{ V} \implies V_{TH} = 3.5\text{ V}$$ ■ 최종 결과: • $V_{TL} = -0.5\text{ [V]}, V_{TH} = 3.5\text{ [V]}$ (①번)

■ 1단계: 카르노 맵상의 1의 묶음 분석 • 묶음 1: 세로 4칸 묶음 ($w=1, z=1$ 열 전체) $\implies wz$ • 묶음 2: 상단 $2 \times 2$ 인접 묶음 ($x=0$ 행들과 $z=1$ 열들) $\implies \bar{x}z$ • 묶음 3: 양쪽 끝 열 대칭 묶음 ($z=0$인 열들과 $y=1$인 행들) $\implies \bar{z}y$ ■ 2단계: 최적 간소화 논리식 합성 • 세 항의 논리합: $$F = wz + \bar{x}z + \bar{z}y$$ • 보기의 수식 순서와 변수 배치에 따라 일치하는 식을 판별합니다. ■ 최종 결과: • 올바른 간소화 논리식은 ①번