2022년 전자공학개론 (지방직)

■ 1단계: 1단 게이트 출력식 도출 • 상단 NAND 게이트 출력: $Y_1 = \overline{AB}$ • 하단 OR 게이트 출력: $Y_2 = A + B$ ■ 2단계: 최종 AND 게이트 출력($X$) 간략화 • 출력 $X$: $$X = Y_1 \cdot Y_2 = \overline{AB} \cdot (A + B)$$ • 드모르간 법칙 적용 및 분배: $$X = (\bar{A} + \bar{B})(A + B) = \bar{A}A + \bar{A}B + A\bar{B} + \bar{B}B$$ • $\bar{A}A = 0, \bar{B}B = 0$ 대입: $$X = A\bar{B} + \bar{A}B$$ ■ 최종 결과: • 출력 X의 논리식은 $A\bar{B} + \bar{A}B$ (①번)

■ 1단계: 카르노 맵 1의 그룹화 • 가로 4칸 묶음: $A = 0$인 행 전체에 1이 채워져 있으므로 $\bar{A}$가 됩니다. • 세로 2칸 묶음: $BC = 11$인 열 전체에 1이 채워져 있으므로 $BC$가 됩니다. ■ 2단계: 최종 논리식 결합 • 두 묶음을 합치면: $$F = \bar{A} + BC$$ ■ 최종 결과: • 카르노 맵과 일치하는 논리식은 $\bar{A} + BC$ (①번)

■ 1단계: 인덕터의 병렬 연결 합성 인덕턴스 검토 (보기 ④ 판별) • 두 인덕터 $L_1, L_2$를 병렬로 연결했을 때 등가 인덕턴스: $$L_{\text{eq}} = \frac{L_1 L_2}{L_1 + L_2}$$ • 병렬 합성 인덕턴스는 개별 인덕턴스보다 항상 작아집니다. • 따라서 한 개의 인덕턴스보다 크다는 설명은 옳지 않습니다. (④번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: $v_L = L \frac{di_L}{dt}$에서 유한한 전압 하에서는 전류가 불연속적으로 변할 수 없습니다. (옳은 설명) • ②번: $i_C = C \frac{dv_C}{dt}$이므로 커패시터 전류는 전압의 시간 변화율에 비례합니다. (옳은 설명) • ③번: 직류 정상 상태에서는 전압 변화율이 0이므로 커패시터 전류가 0이 되어 개방 회로로 동작합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 다이오드 OFF 조건 수립 • 다이오드가 OFF 상태를 유지하려면 다이오드 애노드 노드 전압 $V_{\text{node}}$가 턴온 전압 $0.7\text{ V}$ 미만이어야 합니다: $$V_{\text{node}} < 0.7\text{ V}$$ ■ 2단계: 노드 전압 및 저항 $R$의 범위 계산 • 다이오드가 차단되었을 때 $14\text{ V}$ 전압원에 대해 저항 $R$과 $1\text{ k}\Omega$의 전압 분배 적용: $$V_{\text{node}} = 14\text{ V} \times \frac{1\text{ k}\Omega}{R + 1\text{ k}\Omega} < 0.7\text{ V}$$ $$\frac{14}{R + 1} < 0.7 \implies R + 1 > 20 \implies R > 19\text{ k}\Omega$$ ■ 3단계: 보기 판별 • $R > 19\text{ k}\Omega$ 조건을 만족하는 유일한 보기는 $20\text{ k}\Omega$입니다. ■ 최종 결과: • 저항 R의 값은 20 [k$\Omega$] (④번)

■ 1단계: 슈미트 트리거의 잡음 억제 기능 검토 (보기 ④ 판별) • 슈미트 트리거는 상한 임계 전압($V_{\text{TH}}$)과 하한 임계 전압($V_{\text{TL}}$) 사이의 히스테리시스 구간을 두어 임계값 부근의 미세한 잡음으로 인한 채터링(고주파 스위칭 진동) 현상을 제거합니다. • 따라서 채터링 현상을 제거할 수 없다는 설명은 옳지 않습니다. (④번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 연산증폭기 출력에서 비반전 단자로 피드백되는 정귀환을 사용합니다. (옳은 설명) • ②번: 양의 포화와 음의 포화 두 가지 안정 상태를 유지하는 쌍안정 멀티바이브레이터입니다. (옳은 설명) • ③번: 정귀환에 의해 입력 전압의 이력에 따라 임계값이 변하는 히스테리시스 특성을 갖습니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 반파 정류 회로의 부하 공급 전력 계산 (보기 ③ 판별) • 입력 피크 전압 $V_m = \sqrt{2}V$일 때 반파 정류 출력 전압의 실효값: $$V_{\text{rms}} = \frac{V_m}{2} = \frac{\sqrt{2}V}{2}$$ • 부하 저항 $R$에 공급되는 평균 전력: $$P = \frac{V_{\text{rms}}^2}{R} = \frac{\left(\frac{\sqrt{2}V}{2}\right)^2}{R} = \frac{2V^2}{4R} = \frac{V^2}{2R}\text{ W}$$ • 따라서 공급 전력이 $\frac{V^2}{4R}$이라는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 출력 평균 전압 $V_{\text{dc}} = \frac{V_m}{\pi} = \frac{\sqrt{2}V}{\pi}$ (옳은 설명) • ②번: 출력 실효 전압 $V_{\text{rms}} = \frac{\sqrt{2}V}{2}$ (옳은 설명) • ④번: 다이오드에 걸리는 역방향 최대전압 $\text{PIV} = V_m = \sqrt{2}V$ (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: BJT 활성 영역의 바이어스 조건 확인 • NPN BJT가 정상 증폭기(활성 영역)로 동작하기 위한 접합 바이어스: - 베이스-이미터(B-E) 접합: 순방향 바이어스 - 베이스-컬렉터(B-C) 접합: 역방향 바이어스 ■ 2단계: 전원 A와 B의 극성 연결 판별 • 전원 A (베이스-이미터 루프): 베이스(P형)에 양(+), 이미터(N형)에 음(-) 전압을 인가하는 순방향 연결이어야 합니다. • 전원 B (컬렉터-베이스 루프): 컬렉터(N형)에 양(+), 베이스(P형)에 음(-) 전압을 인가하는 역방향 연결이어야 합니다. ■ 최종 결과: • 전원 A는 순방향, B는 역방향 (②번)

■ 1단계: 공통 드레인(CD, 소스 팔로워) 입출력 위상 검토 (보기 ③ 판별) • 공통 드레인 증폭기는 게이트 입력 전압을 소스 출력이 그대로 따라가는 동위상($0^\circ$) 증폭기입니다. • 입력과 출력 위상이 반전($180^\circ$)되는 MOSFET 증폭기는 공통 소스(CS) 증폭기입니다. • 따라서 위상이 반대라는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 소스 저항에 의한 부귀환으로 전압 이득은 $A_v = \frac{g_m R_S}{1 + g_m R_S} < 1$입니다. (옳은 설명) • ②번: MOSFET의 절연 게이트로 인해 입력 임피던스가 매우 큽니다. (옳은 설명) • ④번: 소스 단자가 입력을 추종하므로 소스 팔로워라고 부릅니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 그레이 코드의 특성 검토 (보기 ② 판별) • 그레이 코드는 각 비트에 일정한 가중치가 부여되지 않은 비가중치(Non-weighted) 코드입니다. • 산술 연산에는 부적합하지만 연속된 수로 전환될 때 단 1개의 비트만 바뀌므로 입출력 장치나 인코더의 에러 방지에 유리합니다. • 따라서 가중치를 가지므로 연산에 유리하다는 설명은 옳지 않습니다. (②번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 10진수 31의 각 자리를 4비트 2진수로 나타내면 $3(0011)$과 $1(0001)$이므로 0011 0001이 됩니다. (옳은 설명) • ③번: ASCII는 7비트 표준 문자 인코딩 코드입니다. (옳은 설명) • ④번: 해밍 코드는 에러 검출 및 1비트 에러 자동 정정 코드입니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 멀티플렉서 결합 출력 논리식 유도 • 선택선 $A, B$에 따른 4입력 MUX 출력 논리식: $$F = V\bar{A}\bar{B} + W\bar{A}B + XA\bar{B} + YAB$$ ■ 2단계: 보기별 출력 $F$ 값 검증 • ①번 ($AB = 00, VWXY = 0101$): $F = V = 0$ • ②번 ($AB = 01, VWXY = 0110$): $F = W = 1$ • ③번 ($AB = 10, VWXY = 0101$): $F = X = 0$ • ④번 ($AB = 11, VWXY = 1010$): $F = Y = 0$ ■ 최종 결과: • 출력 F가 1이 되는 조건은 ②번

■ 1단계: 달링턴(Darlington) 결합 페어의 물리적 특징 분석 • 달링턴 페어는 두 BJT 트랜지스터를 접속 결합한 다단 증폭 회로입니다: - 전체 전류 증폭 계수: $\beta_{\text{total}} \approx \beta_1 \times \beta_2$ - 단일 트랜지스터 대비 매우 높은 전류이득을 확보할 수 있습니다. (①번 옳은 설명) ■ 2단계: 회로 결합 구성 판독 (보기 ②, ③, ④ 분석) • 공통 컬렉터(CC, Emitter Follower) 구성: - 컬렉터 단자가 직류 전압원 $V_{CC}$에 접지되고 출력을 이미터 측 저항 $R_E$에서 취하므로 공통 컬렉터(CC) 증폭기 구조입니다. • 고유 사양 특징: - 전압 이득($A_v$)은 1에 거의 근사하지만 1보다 약간 작습니다. (②번 옳지 않음) - 입력 임피던스($Z_{\text{in}}$)는 $\beta_{\text{total}} R_E$에 비례하여 매우 큽니다. (③번 옳지 않음) - 공통 에미터(CE)가 아닌 공통 컬렉터(CC) 회로입니다. (④번 옳지 않음) ■ 최종 결과: • 옳은 설명은 ①번

■ 1단계: 보드 선도의 기본 정의 및 상수항 분석 (ㄱ, ㄴ 검증) • ㄱ (옳은 설명): 보드 선도(Bode Plot)는 주파수 전달함수 $G(j\omega)$의 크기($20\log_{10}|G(j\omega)|\text{ [dB]}$)와 위상 변화를 주파수의 로그 스케일 축으로 나타낸 선형 근사 그래프입니다. • ㄴ (옳은 설명): $G(j\omega) = K$ ($K < 0$)일 때, 크기는 $20\log_{10}|K|$이고, 음의 실수이므로 위상은 항상 $180^\circ$ (또는 $-180^\circ$)입니다. ■ 2단계: 미분 요소 및 2차 극점 분석 (ㄷ, ㄹ 검증) • ㄷ (옳은 설명): $G(j\omega) = j\omega$인 경우, 위상은 $+90^\circ$로 일정하고 크기는 $20\log_{10}\omega$가 되어 주파수가 10배($1\text{ decade}$) 증가할 때마다 $+20\text{ dB}$씩 증가합니다. • ㄹ (옳은 설명): 전달함수 $G(j\omega) = \left(\frac{1}{1 + j\omega/\omega_c}\right)^2$는 2차 극점을 가지므로, 고주파 대역($\omega \gg \omega_c$)에서 기울기는 $-40\text{ dB/decade}$로 감쇄합니다. ■ 최종 결과: • 옳은 설명은 ㄱ, ㄴ, ㄷ, ㄹ (④번)

■ 1단계: 비반전(+) 입력 단자 전위 $V_+$ 계산 • 비반전 단자 노드에서 KCL 적용: $$\frac{V_+ - V_1}{R} + \frac{V_+ - V_2}{R} + \frac{V_+ - 0}{R} = 0$$ $$(V_+ - V_1) + (V_+ - V_2) + V_+ = 0 \implies 3V_+ = V_1 + V_2 \implies V_+ = \frac{V_1 + V_2}{3}$$ ■ 2단계: 반전(-) 단자 전압 및 출력 전압 $V_{\text{out}}$ 유도 • 비반전 증폭기 구성의 이득 공식 적용: $$V_{\text{out}} = \left(1 + \frac{2R}{R}\right)V_+ = 3V_+$$ • $V_+$ 대입: $$V_{\text{out}} = 3 \times \left(\frac{V_1 + V_2}{3}\right) = V_1 + V_2$$ ■ 최종 결과: • 출력전압은 $V_1 + V_2$ (①번)

■ 1단계: TCP 헤더의 오류 검출 항목 확인 (보기 ③ 판별) • TCP 세그먼트 헤더에는 전송 중 발생할 수 있는 데이터 손상을 검출하기 위한 체크섬(Checksum) 필드가 반드시 포함됩니다. • 따라서 체크섬 항목을 포함하지 않는다는 설명은 옳지 않습니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: UDP 헤더는 발신지 포트, 목적지 포트, 길이, 체크섬으로 구성된 8바이트 고정 크기입니다. (옳은 설명) • ②번: TCP는 연결 설정(3-way handshake) 및 재전송 메커니즘을 제공하여 신뢰성을 보장합니다. (옳은 설명) • ④번: UDP는 비연결형 프로토콜로 흐름 제어와 혼잡 제어를 지원하지 않습니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: BJT 교류 입력 임피던스 $Z_i$ 계산 • 베이스 단자에서 바라본 입력 임피던스: $$Z_{\text{in(base)}} = \beta_{ac} (r_e' + R_E) = 100 \times (10\text{ }\Omega + 390\text{ }\Omega) = 40\text{ k}\Omega$$ • 회로 전체 입력 임피던스 $Z_i$: $$Z_i = R_1 \parallel R_2 \parallel Z_{\text{in(base)}} = 20\text{ k}\Omega \parallel 40\text{ k}\Omega \parallel 40\text{ k}\Omega = 20\text{ k}\Omega \parallel 20\text{ k}\Omega = 10\text{ k}\Omega$$ ■ 2단계: 전압 분배를 통한 베이스 전압 $V_b$ 계산 • 신호원 저항 $R_s = 10\text{ k}\Omega$과 회로 입력 임피던스 $Z_i = 10\text{ k}\Omega$ 사이의 전압 분배: $$V_b = V_{in} \times \frac{Z_i}{R_s + Z_i} = 20\text{ mV} \times \frac{10\text{ k}\Omega}{10\text{ k}\Omega + 10\text{ k}\Omega} = 10\text{ mV}$$ ■ 최종 결과: • 베이스 전압 $V_b$는 10 [mV] (③번)

■ 1단계: 교류 입력 임피던스 $Z_i$ 유도 • 베이스 내부 입력 임피던스: $$Z_{\text{in(base)}} \approx \beta_{ac} (r_e' + R_E) = 200 \times (0\text{ }\Omega + 1\text{ k}\Omega) = 200\text{ k}\Omega$$ • 회로 전체 입력 임피던스: $$Z_i = R_1 \parallel R_2 \parallel Z_{\text{in(base)}} = 100\text{ k}\Omega \parallel 100\text{ k}\Omega \parallel 200\text{ k}\Omega = 50\text{ k}\Omega \parallel 200\text{ k}\Omega = \frac{50 \times 200}{50 + 200} = 40\text{ k}\Omega$$ ■ 2단계: 전류 이득 $A_i$ 계산 • 전압 이득 $A_v \approx 1$, 출력 임피던스 $Z_o = R_E = 1\text{ k}\Omega$일 때 전류 이득 공식: $$A_i = \frac{I_o}{I_i} = \frac{V_o / R_E}{V_i / Z_i} = \frac{V_o}{V_i} \times \frac{Z_i}{R_E} \approx 1 \times \frac{40\text{ k}\Omega}{1\text{ k}\Omega} = 40$$ ■ 최종 결과: • 전류이득은 40 (②번)

■ 1단계: 신호의 주기 $T$ 계산 • 1 div당 시간: $5\text{ }\mu\text{s}$ • 반 주기($T/2$)가 4칸이므로: $$\frac{T}{2} = 4\text{ div} \times 5\text{ }\mu\text{s/div} = 20\text{ }\mu\text{s} \implies T = 40\text{ }\mu\text{s} = 40 \times 10^{-6}\text{ s}$$ ■ 2단계: 각주파수 $\omega$ 계산 • 각주파수 공식 적용: $$\omega = \frac{2\pi}{T} = \frac{2\pi}{40 \times 10^{-6}\text{ s}} = \frac{\pi}{20 \times 10^{-6}} = 0.05\pi \times 10^6 = 5\pi \times 10^4\text{ rad/s}$$ ■ 최종 결과: • 각주파수는 $5\pi \times 10^4$ [rad/s] (③번)

■ 1단계: Sallen-Key 저역통과필터의 임계주파수($f_c$) 계산 • $R_1 = R_2 = R, C_1 = C_2 = C$일 때: $$f_c = \frac{1}{2\pi \sqrt{R_1 R_2 C_1 C_2}} = \frac{1}{2\pi RC}$$ ■ 2단계: 2차 버터워스 필터 응답을 위한 $R_4$ 계산 • 2차 버터워스 필터의 최대 평탄 통과 대역 이득 조건: $$A_v = 3 - \sqrt{2} \approx 1.586$$ • 비반전 증폭기 이득 수식에 대입: $$1 + \frac{R_4}{R_3} = 1.586 \implies \frac{R_4}{R_3} = 0.586$$ • $R_3 = 1\text{ k}\Omega$이므로 $R_4 = 0.586\text{ k}\Omega$입니다. ■ 최종 결과: • 임계주파수 식과 $R_4$ 값은 ①번

■ 1단계: 양(+)의 리미터 전압 $A$ 계산 • 입력 $V_{\text{in}}$이 상승하여 상단 다이오드 $D_1$이 도통될 때: $$V_{\text{in}} > 6\text{ V} + V_{D1} = 6\text{ V} + 0.7\text{ V} = 6.7\text{ V}$$ • 따라서 출력 전압의 양의 최댓값 $A = 6.7\text{ V}$입니다. ■ 2단계: 음(-)의 리미터 전압 $B$ 계산 • 입력 $V_{\text{in}}$이 하강하여 하단 다이오드 $D_2$가 도통될 때: $$V_{\text{in}} < -6\text{ V} - V_{D2} = -6\text{ V} - 0.7\text{ V} = -6.7\text{ V}$$ • 따라서 출력 전압의 음의 최솟값 $B = -6.7\text{ V}$입니다. ■ 최종 결과: • $A = 6.7, B = -6.7$ (③번)

■ 1단계: 부하 변동률(Load Regulation)의 정의 검토 (보기 ④ 판별) • 부하 변동률은 입력 전압이 일정할 때 무부하 상태에서 만부하 상태로 부하 전류가 변함에 따른 출력 전압의 변화 비율로 정의됩니다. • 입력전압 변화량에 대한 출력전압 변화량의 비율은 입력 변동률(Line Regulation)의 정의입니다. • 따라서 ④번 설명은 옳지 않습니다. (④번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: 전압 조정기는 부하 및 입력 전압 변동에 대해 출력 전압을 일정하게 유지합니다. (옳은 설명) • ②번: 선형 레귤레이터는 제어 소자의 배치에 따라 직렬형과 병렬(션트)형으로 나뉩니다. (옳은 설명) • ③번: 폴드-백 전류 제한 회로는 과전류 및 단락 시 부하 전류와 전압을 동시에 낮추어 제어 소자를 보호합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ④번