2017년 전자공학개론 (지방직)

■ 1단계: 달링턴 쌍 회로의 기본 구조 분석 • 달링턴 회로는 두 개의 BJT를 결합하여 높은 전류이득을 얻는 구조입니다. • $Q_1$의 이미터 전류가 $Q_2$의 베이스 전류로 인가됩니다. • 입력 임피던스는 약 $\beta_1 \beta_2 R_E$로 매우 큽니다. ■ 2단계: 단자 전류 관계 검토 (보기 ④ 판별) • $Q_1$의 이미터 전류가 $Q_2$의 베이스 전류가 되므로 $I_{b2} = I_{e1}$입니다. • $Q_2$의 이미터 전류는 $I_{e2} = (1 + \beta_2)I_{b2} = (1 + \beta_2)I_{e1} \approx \beta_2 I_{e1}$입니다. • 따라서 $I_{e2} = \beta_1 \beta_2 I_{e1}$이라는 설명은 옳지 않습니다. ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 병렬 임피던스 $Z_1(s)$ 및 $Z_2(s)$ 계산 • $R$-$C$ 병렬 임피던스 공식: $Z(s) = \frac{R}{RCs + 1}$ • $R_1 C_1 = 1\text{ k}\Omega \times 0.5\text{ mF} = 0.5\text{ s} \implies Z_1(s) = \frac{1000}{0.5s + 1} = \frac{2000}{s + 2}$ • $R_2 C_2 = 2\text{ k}\Omega \times 0.1\text{ mF} = 0.2\text{ s} \implies Z_2(s) = \frac{2000}{0.2s + 1} = \frac{10000}{s + 5}$ ■ 2단계: 반전 증폭기 전달함수 계산 • 전달함수 공식: $$\frac{V_o(s)}{V_i(s)} = -\frac{Z_2(s)}{Z_1(s)} = -\frac{\frac{10000}{s+5}}{\frac{2000}{s+2}} = -5\frac{s+2}{s+5}$$ ■ 최종 결과: • 전압전달함수는 $-5\frac{s+2}{s+5}$ (①번)

■ 1단계: 테브난 등가 임피던스($Z_{th}$) 및 부하 임피던스($Z_L$) 결정 • 독립 전류원 개방 후 부하 단자에서 바라본 테브난 임피던스: $$Z_{th} = 2 + j2\text{ }\Omega$$ • 최대 전력 전달 조건에 따른 부하 임피던스: $$Z_L = Z_{th}^* = 2 - j2\text{ }\Omega$$ ■ 2단계: 테브난 등가 전압($V_{th}$) 및 최대 소비전력($P$) 계산 • 부하 개방 시 $2\text{ }\Omega$ 저항 양단 전압: $$V_{th} = 8\angle 0^\circ \times 2\text{ }\Omega = 16\text{ V}$$ • 부하에 전달되는 최대 평균전력: $$P = \frac{|V_{th}|^2}{8 R_{th}} = \frac{16^2}{8 \times 2} = \frac{256}{16} = 16\text{ W}$$ ■ 최종 결과: • $Z_L = 2-j2\text{ }[\Omega], P = 16\text{ [W]}$ (③번)

■ 1단계: 우측 노드 $d$-$b$ 간 등가 저항 계산 • 노드 $d$와 $b$ 사이 병렬 연결 저항 합성 ($3\text{ }\Omega, 6\text{ }\Omega, 1+1=2\text{ }\Omega$): $$R_{d-b} = 3\text{ }\Omega \parallel 6\text{ }\Omega \parallel 2\text{ }\Omega = 2\text{ }\Omega \parallel 2\text{ }\Omega = 1\text{ }\Omega$$ ■ 2단계: 노드 $c$-$b$ 간 등가 저항 계산 • $c$-$d$ 간 저항 $1\text{ }\Omega$과 $R_{d-b}$가 직렬 연결되어 $2\text{ }\Omega$ 형성 • 노드 $c$와 $b$ 사이 병렬 연결 저항 합성 ($4\text{ }\Omega, 4\text{ }\Omega, 2\text{ }\Omega$): $$R_{c-b} = 4\text{ }\Omega \parallel 4\text{ }\Omega \parallel 2\text{ }\Omega = 2\text{ }\Omega \parallel 2\text{ }\Omega = 1\text{ }\Omega$$ ■ 3단계: 단자 $a$-$b$ 간 등가 저항 계산 • $a$-$c$ 간 저항 $1\text{ }\Omega$과 $R_{c-b}$의 직렬 합성: $$R_{ab} = 1\text{ }\Omega + 1\text{ }\Omega = 2\text{ }\Omega$$ ■ 최종 결과: • 등가 저항은 2 [$\Omega$] (②번)

■ 1단계: 각 보기를 10진수로 변환 • ② $11001011_2 = 128 + 64 + 8 + 2 + 1 = 203_{10}$ • ③ $313_8 = 3 \times 64 + 1 \times 8 + 3 = 192 + 8 + 3 = 203_{10}$ • ④ $\text{CB}_{16} = 12 \times 16 + 11 = 192 + 11 = 203_{10}$ ■ 2단계: 결과 비교 • ②, ③, ④는 모두 10진수로 203이며, ①은 205입니다. ■ 최종 결과: • 크기가 다른 것은 $205_{10}$ (①번)

■ 1단계: 전류 $i(t)$ 및 순시전력 $P(t)$ 수식 전개 • 전류: $i(t) = \frac{v(t)}{R} = \frac{V_M}{R}\cos(\omega t)$ (각주파수 $\omega$, 최댓값 $\frac{V_M}{R}$) • 순시전력: $$P(t) = v(t)i(t) = \frac{V_M^2}{R}\cos^2(\omega t) = \frac{V_M^2}{2R} + \frac{V_M^2}{2R}\cos(2\omega t)$$ • 순시전력의 각주파수는 $2\omega$입니다. ■ 2단계: 순시전력의 최댓값 검토 (보기 ④ 판별) • $\cos(2\omega t) = 1$일 때 순시전력의 최댓값: $$P_{\text{max}} = \frac{V_M^2}{2R} + \frac{V_M^2}{2R} = \frac{V_M^2}{R}\text{ W}$$ • 따라서 최댓값이 $\frac{V_M^2}{2R} + 1$이라는 설명은 옳지 않습니다. ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 전압 분배에 따른 각 저항 양단 전압 계산 • $V_1 + V_2 = 10\text{ V}$이고 $V_1 = 2V_2$이므로: $$2V_2 + V_2 = 10\text{ V} \implies V_2 = \frac{10}{3}\text{ V}, \quad V_1 = \frac{20}{3}\text{ V}$$ ■ 2단계: 옴의 법칙을 통한 저항값 계산 • 직렬 전류 $I = 4\text{ A}$ 대입: $$r_1 = \frac{V_1}{I} = \frac{20/3\text{ V}}{4\text{ A}} = \frac{5}{3}\text{ }\Omega = \frac{10}{6}\text{ }\Omega$$ $$r_2 = \frac{V_2}{I} = \frac{10/3\text{ V}}{4\text{ A}} = \frac{5}{6}\text{ }\Omega$$ ■ 최종 결과: • $r_1 = 10/6\text{ }[\Omega], r_2 = 5/6\text{ }[\Omega]$ (③번)

■ 1단계: 중심 마디 $V$에서 KCL 방정식 수립 • $i_1 = \frac{12 - V}{1}$ • 중심 노드 KCL 적용: $$\frac{V - 12}{1} + \frac{V - 2i_1}{3} - 6 = 0$$ ■ 2단계: 노드 전압 $V$ 및 전류 $i_1$ 계산 • $i_1 = 12 - V$ 대입: $$(V - 12) + \frac{V - 2(12 - V)}{3} - 6 = 0$$ $$(V - 12) + (V - 8) - 6 = 0 \implies 2V = 26 \implies V = 13\text{ V}$$ $$i_1 = 12 - 13 = -1\text{ A}$$ ■ 3단계: $3\text{ }\Omega$ 저항 소비전력 계산 • $3\text{ }\Omega$ 저항 양단 전압: $$v = V - 2i_1 = 13 - 2(-1) = 15\text{ V}$$ • 소비전력: $$P = \frac{v^2}{R} = \frac{15^2}{3} = \frac{225}{3} = 75\text{ W}$$ ■ 최종 결과: • $3\text{ }\Omega$ 저항이 소비하는 전력은 75 [W] (③번)

■ 1단계: 병렬 회로의 어드미턴스 식 수립 • $R$-$C$ 병렬 어드미턴스: $$Y = \frac{1}{R} + j\omega C$$ ■ 2단계: 허수부 계수 비교 및 커패시턴스 $C$ 계산 • $Y = 1 + j2\text{ S}, \omega = 1000\text{ rad/s}$ 대입: $$\omega C = 2 \implies 1000C = 2 \implies C = \frac{2}{1000}\text{ F} = 2\text{ mF}$$ ■ 최종 결과: • 커패시터 C의 값은 2 [mF] (③번)

■ 1단계: 캐리어 이동도 특성 비교 (보기 ② 판별) • MOSFET은 절연 산화막과 실리콘 계면을 따라 채널이 형성되므로 표면 산란에 의해 캐리어 이동도가 저하됩니다. • JFET는 벌크 내부를 통해 캐리어가 이동하므로 MOSFET에 비해 캐리어 이동도가 상대적으로 높습니다. • 따라서 MOSFET이 JFET보다 캐리어 이동도가 높다는 설명은 옳지 않습니다. ■ 2단계: 기타 보기 검토 • ①번: 산화막 절연 게이트로 인해 MOSFET의 입력 저항이 극도로 큽니다. • ③번: 절연층 및 접합 분리에 의해 채널과 기판이 전기적으로 독립되어 있습니다. • ④번: 소자 구조가 단순하고 집적 밀도가 높아 IC 제작에 유리합니다. ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 출력 포트에서의 마디 방정식 적용 • 출력단 전압 $v_o$와 부하 전류 $i_o$의 관계: $$v_o = -i_o R_L$$ • 출력 노드에서 저항 $R_o$ 양단 전압과 종속 전류원의 KCL 관계: $$v_o = R_o (i_o - A_i i_i) = R_o (i_o - 100 i_i)$$ ■ 2단계: 수식 연립 및 전류 이득비 계산 • $v_o$ 식 대입: $$-i_o R_L = R_o (i_o - 100 i_i)$$ • $R_o = 40\text{ k}\Omega, R_L = 10\text{ k}\Omega$ 대입: $$-10\text{ k}\Omega \cdot i_o = 40\text{ k}\Omega \cdot (i_o - 100 i_i)$$ $$-i_o = 4(i_o - 100 i_i) = 4i_o - 400 i_i$$ $$5 i_o = 400 i_i \implies \frac{i_o}{i_i} = 80$$ ■ 최종 결과: • 전류 이득비는 80 (③번)

■ 1단계: B급 푸시풀 전력 증폭기 특성 검토 • 회로는 NPN 트랜지스터 $Q_1$과 PNP 트랜지스터 $Q_2$로 구성된 상보 대칭형 B급 푸시풀 전력 증폭기입니다. • 양의 반주기($v_{\text{in}} > 0$)에서는 NPN $Q_1$이 도통되고, 음의 반주기($v_{\text{in}} < 0$)에서는 PNP $Q_2$가 도통됩니다. ■ 2단계: 입출력 위상 관계 검토 (보기 ② 판별) • 에미터 팔로워(공통 컬렉터) 구조이므로 전압 이득은 약 1이며 출력 신호 $v_{\text{out}}$은 입력 신호 $v_{\text{in}}$과 위상이 같습니다(동위상). • 따라서 위상이 반전되어 출력된다는 설명은 옳지 않습니다. ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: $t = 0^+$ 직후의 초기 조건 계산 • $t < 0$에서 스위치가 닫혀 있었으므로 인덕터는 단락되어 전류가 흐르지 않습니다: $$i_L(0^+) = i_L(0^-) = 0\text{ A}$$ • $t = 0^+$에서 $10\text{ mA}$ 전류원 전류는 전량 병렬 저항 $5\text{ k}\Omega$으로 흐르므로: $$v_L(0^+) = 10\text{ mA} \times 5\text{ k}\Omega = 50\text{ V}$$ ■ 2단계: 시정수($\tau$) 및 전압 과도 응답식 계산 • 병렬 RL 회로의 시정수: $$\tau = \frac{L}{R} = \frac{20\text{ mH}}{5\text{ k}\Omega} = \frac{20 \times 10^{-3}}{5 \times 10^3} = 4 \times 10^{-6}\text{ s}$$ • 감쇠 계수: $$\frac{1}{\tau} = \frac{1}{4 \times 10^{-6}} = 2.5 \times 10^5\text{ s}^{-1}$$ • 전압 응답식: $$v_L(t) = v_L(0^+) e^{-t/\tau} = 50e^{-2.5 \times 10^5 t}\text{ [V]}$$ ■ 최종 결과: • 인덕터 양단 전압은 $50e^{-2.5 \times 10^5 t}\text{ [V]}$ (④번)

■ 1단계: 회로의 합성 임피던스 크기 계산 • 직렬 RL 회로의 합성 임피던스 $Z = 6 + j8\text{ }\Omega$ • 임피던스의 크기: $$|Z| = \sqrt{6^2 + 8^2} = 10\text{ }\Omega$$ ■ 2단계: 실효 전류 및 유효전력 계산 • 실효 전류: $$I_{\text{rms}} = \frac{V_{\text{rms}}}{|Z|} = \frac{100\text{ V}}{10\text{ }\Omega} = 10\text{ A}$$ • 저항에서 소모되는 유효전력: $$P = I_{\text{rms}}^2 R = 10^2 \times 6 = 600\text{ W}$$ ■ 최종 결과: • 유효전력은 600 [W] (③번)

■ 1단계: n형 반도체의 물리적 특성 • 5족 도너 불순물(P, As, Sb 등)을 도핑하여 형성합니다. • 다수 캐리어는 전자, 소수 캐리어는 정공입니다. • 불순물이 전자를 내놓고 이온화되므로 양이온(+q)을 형성합니다. (a 특성) ■ 2단계: p형 반도체의 물리적 특성 • 3족 억셉터 불순물(B, Al, Ga, In 등)을 도핑하여 형성합니다. • 다수 캐리어는 정공, 소수 캐리어는 전자입니다. • 불순물이 전자를 받아들여 이온화되므로 음이온(-q)을 형성합니다. (f 특성) ■ 최종 결과: • 올바른 조합은 a, f (①번)

■ 1단계: 직류 정상 상태 소자 모델 적용 • 직류 정상 상태에서 인덕터($1\text{ H}, 2\text{ H}$)는 단락(Short) 회로가 되고 커패시터($1\text{ F}$)는 개방(Open) 회로가 됩니다. ■ 2단계: 마디 해석법을 통한 전압 $v$ 계산 • 단락된 인덕터로 인해 커패시터 양단 노드 전압은 $4\text{ }\Omega$ 저항 상단 노드 전압과 같아집니다. • 해당 노드에서 KCL 적용: $$\frac{v - 36\text{ V}}{2\text{ }\Omega} + \frac{v}{4\text{ }\Omega} - 6\text{ A} = 0$$ • 양변에 4를 곱하여 정리: $$2(v - 36) + v - 24 = 0$$ $$3v - 96 = 0 \implies v = 32\text{ V}$$ ■ 최종 결과: • 커패시터 양단 전압 v는 32 [V] (④번)

■ 1단계: 패러데이 전자기 유도 법칙 적용 • 유도기전력의 크기 공식: $$e = N \left|\frac{\Delta \Phi}{\Delta t}\right|$$ ■ 2단계: 수치 대입 및 계산 • $N = 100, \Delta t = 0.2\text{ s}, \Delta \Phi = 8\text{ Wb} - 4\text{ Wb} = 4\text{ Wb}$ 대입: $$e = 100 \times \frac{4\text{ Wb}}{0.2\text{ s}} = 100 \times 20 = 2000\text{ V} = 2 \times 10^3\text{ V}$$ ■ 최종 결과: • 유도기전력의 크기는 $2 \times 10^3\text{ [V]}$ (②번)

■ 1단계: JFET 출력 특성 곡선의 영역별 특성 검토 • $A-B$ 구간: $V_{DS}$ 증가에 따라 $I_D$가 선형적으로 증가하며 옴의 법칙을 따르는 선형(저항성, Ohmic) 영역입니다. • $B-C$ 구간: 핀치오프 이후 $V_{DS}$가 증가해도 $I_D$가 일정하게 유지되는 포화(활성, Saturation) 영역으로 정전류원 특성을 갖습니다. • 따라서 $B-C$ 영역을 옴의 법칙을 따르는 저항성 영역이라고 한 설명은 옳지 않습니다. ■ 2단계: 기타 보기 검토 • ①번: $V_{DS} = 0$이면 드레인에 전압이 걸리지 않으므로 $I_D = 0$입니다. (옳은 설명) • ③번: $V_{GS} = 0$일 때 전류가 포화되기 시작하는 경계 전압점 $B$를 핀치오프 전압이라 부릅니다. (옳은 설명) • ④번: $C$점 이상의 과도한 $V_{DS}$에서는 역방향 접합 항복이 일어납니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 중간 노드 $P$ 논리식 유도 • 상단 NAND: $P_1 = \overline{XY}$ • 중간 NAND: $P_2 = \overline{XZ}$ • 노드 $P$: $$P = P_1 \cdot P_2 = \overline{XY} \cdot \overline{XZ}$$ ■ 2단계: 최종 출력 $F$ 논리식 유도 및 간략화 • 최종 NAND 게이트 출력: $$F = \overline{P \cdot W} = \bar{P} + \bar{W}$$ • 드모르간 법칙 적용: $$\bar{P} = \overline{\overline{XY} \cdot \overline{XZ}} = XY + XZ = X(Y + Z)$$ • 따라서: $$F = X(Y + Z) + \bar{W}$$ ■ 최종 결과: • 출력 F의 논리식은 $X(Y+Z) + \bar{W}$ (①번)

■ 1단계: 선형 동작 여부 검토 • 트랜지스터들이 활성 영역에서 바이어스되어 있으므로 입력 정현파의 전체 사이클이 왜곡 없이 온전한 사인파 형태로 증폭됩니다. ■ 2단계: 입출력 단자 간 위상 관계 분석 • 입력 $V_{\text{in}}$이 인가되는 단자는 $Q_A$의 베이스이고, 출력 $V_{Aout}$이 인출되는 단자는 $Q_A$의 컬렉터입니다. • 베이스 입력-컬렉터 출력 구성은 공통 에미터 증폭 동작이므로 입력과 출력 사이에 $180^\circ$ 위상 반전(역위상)이 일어납니다. • 따라서 $V_{Aout}$은 입력과 위상이 반대이고 왜곡이 없는 온전한 사인파가 됩니다. ■ 최종 결과: • 올바른 설명은 ①번