2015년 전자공학개론 (지방직)

■ 1단계: 도선의 체적 보존 및 단면적 변화 분석 • 도선의 전체 체적 $V$는 길이 $L$과 단면적 $A$의 곱으로 일정합니다: $$V = A \cdot L = \text{const}$$ • 도선의 길이를 늘여 새로운 길이 $L'$가 원래 길이 $L$의 4배가 되었다면 ($L' = 4L$): $$A' \cdot L' = A \cdot L \implies A' \cdot (4L) = A \cdot L \implies A' = \frac{1}{4}A$$ • 즉, 도선의 길이를 4배로 늘리면 단면적은 원래 단면적의 $\frac{1}{4}$배로 감소합니다. ■ 2단계: 늘어난 도선의 저항값 계산 • 도선의 저항 공식 $R = \rho \frac{L}{A}$를 적용합니다 (단, $\rho$는 고유저항): $$R' = \rho \frac{L'}{A'} = \rho \frac{4L}{\frac{1}{4}A} = 16 \left(\rho \frac{L}{A}\right) = 16R$$ • 따라서 늘어난 도선의 저항값은 원래 저항값의 16배가 됩니다. ■ 최종 결과: • 저항값은 원래의 16배 (①번)

■ 1단계: 정현파 교류전압의 수학적 파라미터 정의 • 주어진 교류전압 $v(t) = V_m \sin(\omega t)\text{ [V]}$은 최댓값이 $V_m$인 정현파 전압 신호입니다. ■ 2단계: 각 보기의 정형성 및 타당성 검토 • ①번: $1\text{ }\Omega$ 저항에 인가 시 전류 $i(t) = \frac{v(t)}{1} = V_m \sin(\omega t)$이므로 최댓값은 $V_m$입니다. (옳은 설명) • ②번: 대칭 정현파 신호의 한 주기 평균값 $V_{\text{avg}}$는 양과 음의 면적이 상쇄되어 $0\text{ V}$입니다. (옳은 설명) • ③번: 정현파 전압의 실효값(RMS) $V_{\text{rms}}$는 $\frac{V_m}{\sqrt{2}}$입니다. 따라서 $\frac{V_m}{2}$는 옳지 않습니다. (③번 옳지 않음) • ④번: $1\text{ }\Omega$ 저항의 평균 소모 전력 $P = \frac{V_{\text{rms}}^2}{R} = \frac{(V_m/\sqrt{2})^2}{1} = \frac{V_m^2}{2}$입니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 다이오드 도통 상태 및 전압 강하 분석 • 제너다이오드 $D_1, D_3$는 역방향 바이어스로 동작하여 각각 $6\text{ V}$의 항복 전압 강하를 갖습니다. • 일반 다이오드 $D_2$는 순방향 바이어스로 동작하여 문턱 전압 $0.7\text{ V}$의 전압 강하를 갖습니다. ■ 2단계: 출력 노드 전압 계산 • $V_{\text{out2}}$는 $D_2$와 $D_3$의 직렬 연결 전압 강하이므로: $$V_{\text{out2}} = V_{D2} + V_{D3} = 0.7\text{ V} + 6\text{ V} = 6.7\text{ V}$$ • $V_{\text{out1}}$은 $D_1, D_2, D_3$의 직렬 연결 전압 강하이므로: $$V_{\text{out1}} = V_{D1} + V_{D2} + V_{D3} = 6\text{ V} + 0.7\text{ V} + 6\text{ V} = 12.7\text{ V}$$ ■ 최종 결과: • $V_{\text{out1}} = 12.7\text{ [V]}, V_{\text{out2}} = 6.7\text{ [V]}$ (③번)

■ 1단계: 아인슈타인 관계식 정의 • 반도체 내부에서 캐리어의 확산계수 $D$와 이동도 $\mu$ 사이의 아인슈타인 관계식: $$\frac{D}{\mu} = \frac{kT}{q} = V_T$$ - 여기서 $k$는 볼츠만 상수, $T$는 절대 온도, $q$는 전하량, $V_T$는 열전압입니다. ■ 최종 결과: • 올바른 관계식은 $\frac{D}{\mu} = \frac{kT}{q}$ (①번)

■ 1단계: 용량성 리액턴스 및 합성 임피던스 계산 • $\omega = 400\text{ rad/s}, R = 25\text{ k}\Omega, C = 0.1\text{ }\mu\text{F} = 10^{-7}\text{ F}$ • 용량성 리액턴스: $$X_C = \frac{1}{\omega C} = \frac{1}{400 \times 10^{-7}} = 25000\text{ }\Omega = 25\text{ k}\Omega$$ • 합성 임피던스 크기: $$|Z| = \sqrt{R^2 + X_C^2} = \sqrt{25^2 + 25^2}\text{ k}\Omega = 25\sqrt{2}\text{ k}\Omega$$ ■ 2단계: 역률 계산 • 역률 공식 적용: $$\cos\theta = \frac{R}{|Z|} = \frac{25\text{ k}\Omega}{25\sqrt{2}\text{ k}\Omega} = \frac{1}{\sqrt{2}}$$ ■ 최종 결과: • 역률은 $\frac{1}{\sqrt{2}}$ (④번)

■ 1단계: 증폭기 효율 관계식 수립 • 증폭기 효율 정의식: $$\eta = \frac{P_{\text{out}}}{P_{\text{in}}} \implies P_{\text{in}} = \frac{P_{\text{out}}}{\eta}$$ ■ 2단계: 수치 대입 및 계산 • $\eta = 60\% = 0.6, P_{\text{out}} = 6.4\text{ W}$ 대입: $$P_{\text{in}} = \frac{6.4\text{ W}}{0.6} \approx 10.67\text{ W} \approx 10.7\text{ W}$$ ■ 최종 결과: • 직류 드레인 입력전력은 약 10.7 [W] (③번)

■ 1단계: 10진수 40의 6비트 2진수 표현 • $40 = 32 + 8 \implies 101000_{(2)}$ ■ 2단계: 2의 보수 계산 • 1의 보수 (비트 반전): $$101000_{(2)} \to 010111_{(2)}$$ • 2의 보수 (최하위 비트에 1 가산): $$010111_{(2)} + 1 = 011000_{(2)}$$ ■ 최종 결과: • 2의 보수 표현은 $011000_{(2)}$ (②번)

■ 1단계: 전방 경로 및 루프 이득 산출 • 전방 경로 이득: $P_1 = abcd$ • 개별 루프 이득: $L_1 = -be, L_2 = -cf, L_3 = -dg$ • 서로 겹치지 않는 루프 쌍의 곱: 루프 1($-be$)과 루프 3($-dg$)이 겹치지 않으므로: $$L_{13} = (-be)(-dg) = bdeg$$ ■ 2단계: 메이슨 공식 적용 • 시스템 행렬식 $\Delta$: $$\Delta = 1 - (L_1 + L_2 + L_3) + L_{13} = 1 - (-be - cf - dg) + bdeg = 1 + be + cf + dg + bdeg$$ • 전달함수: $$\frac{Y}{R} = \frac{abcd}{1 + be + cf + dg + bdeg}$$ ■ 최종 결과: • 이득은 $\frac{abcd}{1 + be + cf + dg + bdeg}$ (④번)

■ 1단계: 이미터 저항($R_E$)의 직류 동작 검토 (보기 ③ 판별) • 바이어스 회로에서 컬렉터 전류는 $I_C \approx I_E = \frac{V_B - V_{BE}}{R_E}$로 표현됩니다. • 따라서 $R_E$가 클수록 컬렉터 전류는 감소합니다. (③번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: $R_E$는 입력 임피던스를 $\beta R_E$만큼 증가시켜 입력저항에 영향을 줍니다. (옳은 설명) • ②번: $R_E$의 부귀환 작용으로 온도 및 소자 편차에 대해 동작점이 안정화됩니다. (옳은 설명) • ④번: 바이패스 커패시터가 없을 때 교류 전압 이득은 $|A_v| \approx \frac{R_C}{R_E}$로 감소합니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 이상적인 연산증폭기의 파라미터 조건 검토 • 입력저항 $R_i = \infty$ • 출력저항 $R_O = 0$ • 개루프 전압이득 $A_v = \infty$ • 대역폭 $BW = \infty$ • 동상제거비 $CMRR = \infty$ ■ 2단계: 오답 판별 (보기 ①) • 이상적인 연산증폭기의 출력저항은 0이어야 하므로 $R_O = \infty$는 옳지 않습니다. ■ 최종 결과: • 이상적인 조건이 아닌 것은 ①번

■ 1단계: 자계 내 도선이 받는 전자기력 공식 적용 • 균일한 자속밀도 $B$인 자계 내에서 전류 $i$가 흐르는 길이 $l$인 도체가 받는 힘: $$\vec{F} = i (\vec{l} \times \vec{B})$$ • 힘의 크기는 도선과 자계의 사잇각 $\theta$를 적용하여 다음과 같이 표현됩니다: $$F = Bli\sin\theta\text{ [N]}$$ ■ 최종 결과: • 올바른 식은 $Bl i \sin \theta$ (①번)

■ 1단계: 공통 컬렉터 증폭기 특성 검토 • 입력은 베이스, 출력은 에미터에서 취하는 에미터 팔로워 회로입니다. • 전압 이득은 약 1이며, 입출력 신호의 위상은 동일합니다. • 입력 임피던스가 높고 출력 임피던스가 낮아 완충기(Buffer) 및 임피던스 정합용으로 사용됩니다. ■ 2단계: 오답 판별 (보기 ③) • 부하 저항 $R_L$이 변하면 회로의 출력단 임피던스가 변하여 전압, 전류, 전력 이득이 모두 영향을 받습니다. • 따라서 이득이 일정하게 보존된다는 설명은 옳지 않습니다. ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 상단 노드 전압($V$)에 대해 KCL 적용 • 상단 마디 전압을 $V$라 두고 KCL 방정식 수립: $$\frac{V - 12\text{ V}}{3\text{ }\Omega} + \frac{V}{3\text{ }\Omega} - 8\text{ A} = 0$$ ■ 2단계: 노드 전압 $V$ 및 전류 $i$ 계산 • 양변에 3을 곱하여 정리: $$(V - 12) + V - 24 = 0 \implies 2V = 36 \implies V = 18\text{ V}$$ • 수직 $3\text{ }\Omega$ 저항에 흐르는 전류 $i$: $$i = \frac{V}{3\text{ }\Omega} = \frac{18\text{ V}}{3\text{ }\Omega} = 6\text{ A}$$ ■ 최종 결과: • 전류 i는 6 [A] (③번)

■ 1단계: RLC 직렬 회로의 임계 제동 조건 적용 • 임계 제동 조건 ($\alpha = \omega_0$): $$\frac{R}{2L} = \frac{1}{\sqrt{LC}} \implies R = 2\sqrt{\frac{L}{C}}$$ ■ 2단계: 수치 대입 및 저항 계산 • $L = 100\text{ mH} = 0.1\text{ H}, C = 10\text{ }\mu\text{F} = 10^{-5}\text{ F}$ 대입: $$R = 2\sqrt{\frac{0.1}{10^{-5}}} = 2\sqrt{10000} = 2 \times 100 = 200\text{ }\Omega$$ ■ 최종 결과: • 저항 R의 값은 200 [$\Omega$] (④번)

■ 1단계: 비반전 단자 전압($V_+$) 계산 • 비반전 단자 노드에서 KCL 적용 ($V_2 = 2\text{ V}, V_3 = 3\text{ V}$): $$\frac{V_+ - 2\text{ V}}{1\text{ k}\Omega} + \frac{V_+ - 3\text{ V}}{3\text{ k}\Omega} = 0$$ • 양변에 $3\text{ k}\Omega$을 곱하여 정리: $$3(V_+ - 2) + (V_+ - 3) = 0 \implies 4V_+ = 9 \implies V_+ = 2.25\text{ V}$$ ■ 2단계: 반전 단자 노드 KCL 적용 및 출력 전압 $V_o$ 계산 • 가상 단락에 의해 $V_- = V_+ = 2.25\text{ V}$ • 반전 단자 노드에서 KCL 적용 ($V_1 = 1\text{ V}$): $$\frac{V_- - 1\text{ V}}{2\text{ k}\Omega} + \frac{V_- - V_o}{6\text{ k}\Omega} = 0$$ • 양변에 $6\text{ k}\Omega$을 곱하여 정리: $$3(V_- - 1) + (V_- - V_o) = 0 \implies V_o = 4V_- - 3$$ • $V_- = 2.25\text{ V}$ 대입: $$V_o = 4(2.25) - 3 = 9 - 3 = 6\text{ V}$$ ■ 최종 결과: • 출력 전압 $V_o$는 6 [V] (③번)

■ 1단계: HIGH 및 LOW 레벨 팬 아웃 계산 • HIGH 레벨 팬 아웃: $$F_{OH} = \frac{|I_{OH}|}{|I_{IH}|} = \frac{400\text{ }\mu\text{A}}{10\text{ }\mu\text{A}} = 40$$ • LOW 레벨 팬 아웃: $$F_{OL} = \frac{|I_{OL}|}{|I_{IL}|} = \frac{5\text{ mA}}{0.1\text{ mA}} = 50$$ ■ 2단계: 최종 팬 아웃 결정 • 안정적인 동작을 보장하기 위해 두 값 중 최솟값을 취합니다: $$\text{Fan-out} = \min(F_{OH}, F_{OL}) = \min(40, 50) = 40$$ ■ 최종 결과: • 팬 아웃은 40 (②번)

■ 1단계: 베이스 전압($V_B$) 및 에미터 전압($V_E$) 계산 • 베이스 전압 분배: $$V_B = 12\text{ V} \times \frac{2\text{ k}\Omega}{10\text{ k}\Omega + 2\text{ k}\Omega} = 2\text{ V}$$ • 에미터 전압 ($V_{BE} = 0.7\text{ V}$): $$V_E = V_B - V_{BE} = 2\text{ V} - 0.7\text{ V} = 1.3\text{ V}$$ ■ 2단계: 에미터 전류 및 컬렉터 전압($V_C$) 계산 • 에미터 전류: $$I_E = \frac{V_E}{R_E} = \frac{1.3\text{ V}}{1\text{ k}\Omega} = 1.3\text{ mA}$$ • $I_C \approx I_E = 1.3\text{ mA}$일 때 컬렉터 전압: $$V_C = V_{CC} - I_C R_C = 12\text{ V} - (1.3\text{ mA} \times 4\text{ k}\Omega) = 12\text{ V} - 5.2\text{ V} = 6.8\text{ V}$$ ■ 3단계: $V_{CE}$ 계산 • 컬렉터-에미터 전압: $$V_{CE} = V_C - V_E = 6.8\text{ V} - 1.3\text{ V} = 5.5\text{ V}$$ ■ 최종 결과: • $V_{CE}$는 5.5 [V] (②번)

■ 1단계: 순방향 및 역방향 바이어스 특성 검토 (보기 ② 판별) • 순방향 바이어스를 인가하면 내부 전위 장벽을 낮추어 공핍층이 좁아지고 다수 캐리어의 확산 전류가 흐릅니다. • 따라서 순방향 바이어스 시 전위장벽이 높아진다는 설명은 옳지 않습니다. (②번 옳지 않음) ■ 2단계: 기타 보기 검토 • ①번: P형 반도체의 다수 캐리어는 정공(Hole)입니다. (옳은 설명) • ③번: 역방향 바이어스 인가 시 공핍층이 넓어지고 전위장벽이 높아집니다. (옳은 설명) • ④번: N형 반도체는 4족 Si에 5족 원소(P, As 등)를 도핑하여 만듭니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ②번

■ 1단계: 테브난 등가 저항($R_{th}$) 및 부하 저항($R_L$) 계산 • $30\text{ V}$ 전압원을 단락 처리하고 부하 단자에서 바라본 테브난 등가 저항: $$R_{th} = 3\text{ k}\Omega + (6\text{ k}\Omega \parallel 3\text{ k}\Omega) = 3\text{ k}\Omega + 2\text{ k}\Omega = 5\text{ k}\Omega$$ • 최대 전력 전달 조건에 따라: $$R_L = R_{th} = 5\text{ k}\Omega$$ ■ 2단계: 테브난 등가 전압($V_{th}$) 및 최대 소비전력($P_L$) 계산 • 부하 개방 시 분배 전압: $$V_{th} = 30\text{ V} \times \frac{3\text{ k}\Omega}{6\text{ k}\Omega + 3\text{ k}\Omega} = 10\text{ V}$$ • 부하에 전달되는 최대 전력: $$P_L = \frac{V_{th}^2}{4R_L} = \frac{10^2}{4 \times 5\text{ k}\Omega} = \frac{100}{20\text{ k}\Omega} = 5\text{ mW}$$ ■ 최종 결과: • $R_L = 5\text{ [k}\Omega\text{]일 때, } P_L = 5\text{ [mW]}$ (④번)

■ 1단계: 4개의 NAND 게이트로 구성된 전단부 논리식 유도 • 4개의 NAND 게이트 조합은 XOR 게이트와 동일한 논리 동작을 수행합니다: $$Z = A \oplus B$$ ■ 2단계: 후단 인버터(NOT) 통과 후 최종 출력식 유도 • 최종 출력 $X$: $$X = \bar{Z} = \overline{A \oplus B} = A \odot B$$ • 이는 XNOR(배타적 부정 논리합) 게이트의 동작입니다. ■ 최종 결과: • 회로의 기능은 XNOR (②번)