2010년 전자공학개론 (지방직)

■ 1단계: 전압증폭기의 이상적인 조건 수립 • 전압증폭기는 전원 측 전압을 손실 없이 입력단으로 받아들이고, 증폭된 출력을 부하의 크기에 상관없이 일정하게 제공해야 합니다. • 입력 임피던스는 전원의 내부 저항에 의한 전압 강하 손실이 발생하지 않도록 무한대가 되어야 신호 원본이 온전히 인가됩니다. • 출력 임피던스는 후단 부하 변동에 의해 부하 전압이 흔들리지 않도록 전압 강하가 없는 0이 되어야 합니다. ■ 2단계: 임피던스 조건 매핑 • 이상적인 입력저항: 무한대 • 이상적인 출력저항: 0 ■ 최종 결과: • 올바른 저항 조합은 ④번

■ 1단계: BJT 전압분배 바이어스 회로의 베이스 전압 계산 • 이미터 전류 $I_E \approx I_C = 0.3\text{ mA}$이며, 이미터 저항 $R_E = 1\text{ k}\Omega$입니다. • 이미터 전압 $V_E$: $$V_E = I_E \times R_E = 0.3\text{ mA} \times 1\text{ k}\Omega = 0.3\text{ V}$$ • 베이스 전압 $V_B$ ($V_{BE} = 0.7\text{ V}$): $$V_B = V_E + V_{BE} = 0.3\text{ V} + 0.7\text{ V} = 1.0\text{ V}$$ ■ 2단계: 바이어스 저항 $R_2$ 설계값 산출 • 전원 전압 $V_{CC} = 3\text{ V}$가 저항 $R_1, R_2$에 분배되어 $V_B$를 형성합니다. $$V_B = \frac{R_2}{R_1 + R_2} V_{CC}$$ • $R_1 = 20\text{ k}\Omega, V_B = 1.0\text{ V}, V_{CC} = 3\text{ V}$ 대입: $$1.0 = \frac{R_2}{20\text{ k}\Omega + R_2} \times 3$$ $$20\text{ k}\Omega + R_2 = 3R_2 \implies 2R_2 = 20\text{ k}\Omega \implies R_2 = 10\text{ k}\Omega$$ ■ 최종 결과: • 바이어스 저항 $R_2$의 값은 10 [k$\Omega$] (②번)

■ 1단계: 전압 이득의 데시벨(dB) 변환 공식 수립 • 전압 증폭도 $A_v$를 데시벨(dB)로 변환하는 공식: $$G_v = 20 \log_{10} A_v$$ ■ 2단계: 수치 대입 및 연산 • 주어진 전압 증폭도 $A_v = 10$ 대입: $$G_v = 20 \log_{10} 10 = 20 \times 1 = 20\text{ dB}$$ ■ 최종 결과: • 전압 이득은 20 [dB] (②번)

■ 1단계: 카슨의 법칙(Carson's rule) 수식 분석 • FM 신호의 최소 전송 대역폭 $B$를 구하는 근사식: $$B = 2(\Delta f + f_m) = 2(\beta + 1) f_m$$ • 수식 구성 요소: - $\Delta f$: 최대 주파수 편이 - $f_m$: 변조 신호(변조파)의 주파수 - $\beta$: 주파수 변조 지수 ($\beta = \Delta f / f_m$) ■ 2단계: 무관한 변수 도출 • 대역폭을 결정하는 주요 인자는 변조파 주파수, 주파수 편이, 변조 지수입니다. • 반송파의 주파수는 FM 신호의 중심 주파수 위치만 결정할 뿐 대역폭 크기와는 관계가 없습니다. ■ 최종 결과: • 관계가 없는 것은 반송파의 주파수 (①번)

■ 1단계: 카슨의 법칙(Carson's rule) 수식 분석 • FM 신호의 최소 전송 대역폭 $B$를 구하는 근사식: $$B = 2(\Delta f + f_m) = 2(\beta + 1) f_m$$ • 수식 구성 요소: - $\Delta f$: 최대 주파수 편이 - $f_m$: 변조 신호(변조파)의 주파수 - $\beta$: 주파수 변조 지수 ($\beta = \Delta f / f_m$) ■ 2단계: 무관한 변수 도출 • 대역폭을 결정하는 주요 인자는 변조파 주파수, 주파수 편이, 변조 지수입니다. • 반송파의 주파수는 FM 신호의 중심 주파수 위치만 결정할 뿐 대역폭 크기와는 관계가 없습니다. ■ 최종 결과: • 관계가 없는 것은 반송파의 주파수 (①번)

■ 1단계: 소자의 임피던스 계산 및 공진 여부 확인 • 입력 신호 $v(t) = \cos t\text{ V}$에서 각주파수 $\omega = 1\text{ rad/s}$입니다. • 소자 값 $L = 1\text{ H}, C = 1\text{ F}$ 대입: $$Z_L = j\omega L = j(1)(1) = j\text{ }\Omega$$ $$Z_C = \frac{1}{j\omega C} = \frac{1}{j(1)(1)} = -j\text{ }\Omega$$ • LC 직렬 합성 임피던스: $$Z_{LC} = Z_L + Z_C = j - j = 0\text{ }\Omega$$ ■ 2단계: 출력 전압 해석 • LC 직렬 구간이 완전히 단락(직렬 공진) 상태가 되므로 전체 임피던스는 저항 $R$ 성분만 남습니다. • 입력된 전압 신호가 전압 강하 없이 모두 저항 $R$ 양단에 인가되므로 출력 전압은 입력 전압과 동일합니다. $$v_o(t) = v(t) = \cos t\text{ V}$$ ■ 최종 결과: • 저항의 출력 전압은 $\cos t$ (①번)

■ 1단계: 카르노 맵 매핑 및 묶음 형성 • 출력 1의 위치: 0, 1, 2, 3, 7, 8, 10 • 무관 조건(Don't care, X) 위치: 5, 6, 11, 15 ■ 2단계: 최적 간소화 묶음 도출 • 첫 번째 묶음: 모서리의 4개 셀(0, 2, 8, 10)을 묶어 $x'z'$ 항을 추출합니다. • 두 번째 묶음: 1, 3, 7 위치의 1과 무관 조건 5, 11, 15를 활용하여 $w=0, z=1$인 8칸 직사각형 영역을 묶어 $w'z$ 항을 추출합니다. ■ 최종 결과: • 최소화된 최종 부울식은 $x'z' + w'z$ (④번)

■ 1단계: 가상 단락(Virtual Short)에 따른 노드 전압 해석 • 이상적인 연산증폭기의 가상 단락에 의해 비반전 단자와 반전 단자 전위가 같습니다. $$V^- = V^+ = V_{ref}$$ ■ 2단계: 반전 단자 KCL 방정식 수립 • 반전 단자에서 입력 전류와 피드백 전류의 합은 0입니다. $$\frac{V_{ref} - V_{in}}{R_S} + \frac{V_{ref} - V_{out}}{R_F} = 0$$ ■ 3단계: 출력 전압 $V_{out}$ 수식 전개 • 수식을 $V_{out}$에 대해 정리합니다: $$\frac{V_{out}}{R_F} = \frac{V_{ref}}{R_S} + \frac{V_{ref}}{R_F} - \frac{V_{in}}{R_S}$$ $$V_{out} = R_F \left( \frac{V_{ref}}{R_S} + \frac{V_{ref}}{R_F} - \frac{V_{in}}{R_S} \right)$$ $$V_{out} = -\frac{R_F}{R_S} V_{in} + \left( 1 + \frac{R_F}{R_S} \right) V_{ref}$$ ■ 최종 결과: • 출력 전압 식은 $-\frac{R_F}{R_S} V_{in} + (1 + \frac{R_F}{R_S}) V_{ref}$ (③번)

■ 1단계: 하틀리 발진기 탱크 회로 분석 • 하틀리 발진기의 피드백 루프는 2개의 직렬 인덕터 $L_1, L_2$와 1개의 커패시터 $C$가 병렬로 연결된 LC 탱크 회로 구조를 가집니다. ■ 2단계: 공진 주파수 계산 • 직렬로 연결된 두 인덕터의 등가 인덕턴스는 $L_{eq} = L_1 + L_2$입니다. • LC 탱크 회로의 공진 각주파수 $\omega_0$ 공식: $$\omega_0 = \frac{1}{\sqrt{L_{eq} C}} = \frac{1}{\sqrt{(L_1 + L_2) C}}$$ ■ 최종 결과: • 하틀리 발진기의 발진주파수 식은 ②번

■ 1단계: 정밀 반파 정류기 특성 및 다이오드 동작 분석 • 비반전 단자는 접지(0 V)되어 있으므로 가상 단락에 의해 반전 노드도 0 V로 유지됩니다. • 연산증폭기의 반전 단자에 피드백 선로가 형성되고, 순방향으로 다이오드가 출력부에 직렬 연결되어 있습니다. ■ 2단계: 입력 전압 범위에 따른 동작 해석 • 입력이 양수($V_{in} \ge 0$)일 때: - 반전 단자 전위를 낮추기 위해 연산증폭기 출력은 음의 방향으로 하강합니다. - 다이오드가 역방향 바이어스되어 차단되므로 출력 $V_{out}$에는 전류가 흐르지 않아 $0\text{ V}$가 나타납니다. • 입력이 음수($V_{in} < 0$)일 때: - 반전 단자 전위를 높이기 위해 연산증폭기 출력이 양의 방향으로 상승합니다. - 다이오드가 순방향 도통되어 전압 추종 버퍼 회로의 귀환 경로가 닫히므로 $V_{out} = V_{in}$이 됩니다. ■ 최종 결과: • 입력 범위에 따른 정밀 정류 출력 관계는 ④번

■ 1단계: 카르노 맵 그룹화 및 결합 항 도출 • 4x4 카르노 맵에서 1과 Don't care(X)를 묶어 최소화된 항을 도출합니다. • 우측 단 세로 블록 묶음: $xy'$ • 중앙 상단부 세로 묶음: $x'z$ • 하단부 가로행 묶음: $wx$ ■ 2단계: 간소화된 논리합 구성 • 세 그룹을 논리합(OR)으로 결합: $$F = xy' + x'z + wx$$ ■ 최종 결과: • 최소화된 부울식은 $xy' + x'z + wx$ (②번)

■ 1단계: 계단형 pn접합의 공간전하영역 폭($W$) 공식 수립 • 계단형 pn접합에서 공간전하영역(공핍층)의 폭 $W$: $$W = \sqrt{\frac{2\epsilon_s (V_{bi} - V_a)}{q} \left(\frac{1}{N_a} + \frac{1}{N_d}\right)}$$ ■ 2단계: 비례 관계 도출 • 공간전하영역 폭 $W$는 전위장벽 성분($V_{bi} - V_a$)의 제곱근, 즉 1/2승에 비례합니다. $$W \propto (\text{전위장벽})^{\frac{1}{2}}$$ ■ 최종 결과: • 공간전하영역 폭은 전위장벽의 1/2승에 비례한다 (③번)

■ 1단계: 각 프로토콜의 표준 계층 검토 • ㄱ. FTP: 파일 전송 프로토콜로 응용 계층(Application Layer)에 속합니다. (옳은 연결) • ㄴ. PPP: 점대점 데이터 전송 프로토콜로 데이터링크 계층(Data Link Layer)에 속합니다. (옳지 않은 연결) • ㄷ. IP: 패킷 주소 지정 및 라우팅을 담당하며 네트워크 계층(Network Layer)에 속합니다. (옳지 않은 연결) • ㄹ. UDP: 비연결형 전송 프로토콜로 트랜스포트 계층(Transport Layer)에 속합니다. (옳은 연결) ■ 2단계: 옳지 않은 연결 선별 • 잘못 매핑된 항목은 ㄴ, ㄷ입니다. ■ 최종 결과: • 옳지 않은 것으로만 묶인 것은 ㄴ, ㄷ (②번)

■ 1단계: 각 부울 대수식의 정합성 검증 • ㄱ. $(AB + C'D')' = (AB)'(C'D')' = (A' + B')(C + D)$ (참) • ㄴ. $AB + ABCD = AB(1 + CD) = AB$ (참) • ㄷ. $ABC' + ABD' = AB(C' + D')$이며, $AB + C'D'$와는 다르므로 거짓입니다. • ㄹ. $(A' + B(C' + D))' = A \cdot (B(C' + D))' = A(B' + CD') = AB' + ACD'$이며, 우변의 $AB' + AC'D$와 다르므로 거짓입니다. ■ 2단계: 옳지 않은 식 선별 • 성립하지 않는 식은 ㄷ, ㄹ입니다. ■ 최종 결과: • 옳지 않은 것은 ㄷ, ㄹ (④번)

■ 1단계: 테브난 등가전압($V_{th}$) 산출 조건 수립 • 테브난 등가전압 $V_{th}$는 부하 단자를 개방했을 때 나타나는 개방 회로 전압($V_{oc}$)입니다. • 단자가 개방되면 $12\text{ }\Omega$ 저항에는 전류가 흐르지 않으므로 전압 강하가 발생하지 않습니다. ■ 2단계: 전압 분배 계산 • $V_{th}$는 독립 전압원 $48\text{ V}$가 $4\text{ }\Omega$과 $6\text{ }\Omega$ 저항에 분배된 $6\text{ }\Omega$ 양단 전압과 같습니다: $$V_{th} = 48\text{ V} \times \frac{6\text{ }\Omega}{4\text{ }\Omega + 6\text{ }\Omega} = 48 \times 0.6 = 28.8\text{ V}$$ ■ 최종 결과: • 테브난 등가전압은 28.8 [V] (②번)

■ 1단계: 계측기 연결 방식 및 내부 저항 특성 검토 • 전압계: 소자 양단의 전위차를 측정해야 하며, 회로에 흐르는 전류에 영향을 주지 않도록 내부 저항이 무한대에 가까워야 하고 소자와 병렬로 연결합니다. • 전류계: 선로를 통과하는 전류를 직접 측정해야 하며, 전압 강하를 유발하지 않도록 내부 저항이 0에 가까워야 하고 소자와 직렬로 연결합니다. ■ 최종 결과: • 올바른 측정 방법은 ①번

■ 1단계: 다이오드 동작 특성 분석 (보기 ④ 판별) • 온도가 상승하면 진성 캐리어 농도가 증가하고 역방향 포화 전류가 커지며 빌트인 전위 장벽이 낮아집니다. • 따라서 동일한 순방향 바이어스 전압에서 온도가 올라가면 흐르는 순방향 전류는 증가합니다. (옳은 설명) ■ 2단계: 기타 보기 검토 • ①번: 다이오드가 도통되려면 p형에 양(+), n형에 음(-) 전압을 가하는 순방향 바이어스를 인가해야 합니다. • ②번: 도통 상태에서는 p형의 정공과 n형의 전자가 모두 접합을 통과하여 전체 전류를 구성합니다. • ③번: 다이오드 순방향 전류는 인가 전압에 대해 지수함수적으로 비례하여 증가합니다. ■ 최종 결과: • 옳은 설명은 ④번

■ 1단계: 양의 에지 트리거 SR 플립플롭 동작 분석 • 클럭의 상승 에지 순간의 입력 $S, R$에 따라 출력이 결정됩니다: - $S=0, R=0$: 이전 상태 유지 - $S=0, R=1$: 리셋($Q=0$) - $S=1, R=0$: 세트($Q=1$) ■ 2단계: 클럭 상승 에지별 출력 추적 • 1번째 에지 ($S=0, R=1$): 리셋되어 $Q=0$ • 2번째 에지 ($S=0, R=0$): 상태 유지되어 $Q=0$ • 3번째 에지 ($S=0, R=1$): 리셋 유지되어 $Q=0$ • 4번째 에지 ($S=1, R=0$): 세트되어 $Q=1$ • 5번째 에지 ($S=0, R=1$): 리셋되어 $Q=0$ • 6번째 에지 ($S=1, R=0$): 세트되어 $Q=1$ • 순차 출력 시퀀스($0 \to 0 \to 0 \to 1 \to 0 \to 1$)와 일치하는 파형은 3번입니다. ■ 최종 결과: • 올바른 출력 파형은 ③번

■ 1단계: 병렬 인덕터의 등가 인덕턴스($L_{eq}$) 계산 • 병렬 결합된 인덕터 $L_1, L_2$의 등가 인덕턴스: $$\frac{1}{L_{eq}} = \frac{1}{L_1} + \frac{1}{L_2} \implies L_{eq} = \frac{1}{\frac{1}{L_1} + \frac{1}{L_2}}$$ ■ 2단계: 양단 유도 전압 $v(t)$ 수식 전개 • $i(t) = \sin\omega t$일 때 인덕터 양단 전압: $$v(t) = L_{eq} \frac{di(t)}{dt} = L_{eq} (\omega \cos\omega t) = \frac{\omega \cos\omega t}{\frac{1}{L_1} + \frac{1}{L_2}}$$ ■ 최종 결과: • 유도 전압 식은 ②번

■ 1단계: 제너 다이오드 항복 특성 분석 (보기 ③ 판별) • 제너 항복(Zener Breakdown)은 고농도로 도핑되어 공핍층이 매우 얇을 때 강한 전계에 의한 터널링 현상으로 발생합니다. • 불순물 도핑 농도를 매우 낮게 하면 공핍층 폭이 넓어져 터널링이 어려워지므로 항복 전압(절대값)은 증가(높아짐)하게 됩니다. • 따라서 도핑 농도를 낮출 때 항복 전압이 감소한다는 설명은 옳지 않습니다. ■ 2단계: 기타 보기 검토 • ①번: 발광 다이오드는 불순물 및 밴드갭 크기에 따라 방출 빛의 파장(색깔)이 달라집니다. (옳은 설명) • ②번: MOSFET 드레인 전류 $I_D$는 채널 길이 $L$에 반비례하므로 $L$이 짧아지면 전류량은 증가합니다. (옳은 설명) • ④번: 베이스-에미터 접합에 순방향 바이어스를 인가하면 전위 장벽이 낮아져 공핍층이 좁아집니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ③번