2009년 전자공학개론 (지방직)

■ 1단계: 커패시터와 인덕터의 전압-전류 관계식 분석 • 커패시터 전류 식: $i_C(t) = C \frac{dv_C(t)}{dt}$로, 커패시터에 흐르는 전류가 양단 전압의 시간에 따른 변화율에 비례합니다. • 인덕터 전압 식: $v_L(t) = L \frac{di_L(t)}{dt}$로, 인덕터 양단의 전압이 흐르는 전류의 변화율에 비례합니다. • 따라서 커패시터 전압이 전류의 변화율에 비례한다는 설명은 옳지 않습니다. ■ 2단계: 기타 보기 검토 • ①번: 커패시터는 전계, 인덕터는 자계 형태로 에너지를 저장합니다. (옳은 설명) • ②번: 직류 정상상태($f=0$)에서 커패시터의 리액턴스는 무한대(개방), 인덕터의 리액턴스는 0(단락)이 됩니다. (옳은 설명) • ③번: 실제 소자는 비이상적인 성분으로 인해 미세한 누설전류가 흐릅니다. (옳은 설명) ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 에미터 저항을 포함한 입력 임피던스($R_{in}$) 공식 수립 • 에미터 저항 $R_E$가 존재하는 공통 에미터 증폭기에서 베이스 입력 임피던스: $$R_{in} = h_{ie} + (1 + h_{fe})R_E$$ ■ 2단계: 수치 대입 및 계산 • $h_{ie} = 100\text{ }\Omega, h_{fe} = 100, R_E = 10\text{ }\Omega$ 대입: $$R_{in} = 100 + (1 + 100) \times 10 = 100 + 1010 = 1110\text{ }\Omega = 1.11\text{ k}\Omega$$ ■ 최종 결과: • 입력 임피던스는 1.11 [k$\Omega$] (①번)

■ 1단계: 공통 에미터(CE) 증폭기의 입출력 위상 특성 분석 • 입력 전압이 증가하면 베이스 전류와 컬렉터 전류(출력 교류 전류)가 함께 증가하므로 전류는 입력 신호와 동위상입니다. • 컬렉터 전류가 증가하면 컬렉터 저항 $R_C$에서의 전압 강하가 증가하여 출력 전압 $v_o = V_{CC} - i_C R_C$는 감소하므로 출력 전압은 입력 전압과 180° 역위상 관계를 갖습니다. ■ 최종 결과: • 출력교류전류는 동위상, 출력교류전압은 역위상 (③번)

■ 1단계: 대역폭($BW$) 계산 • 최대 이득 1 기준 반전력 주파수(0.707 지점): $f_L = 490\text{ kHz}, f_H = 510\text{ kHz}$ • 대역폭 공식 적용: $$BW = f_H - f_L = 510\text{ kHz} - 490\text{ kHz} = 20\text{ kHz}$$ ■ 2단계: 선택도($Q$) 계산 • 중심 주파수 $f_c = 500\text{ kHz}$를 대역폭으로 나눔: $$Q = \frac{f_c}{BW} = \frac{500\text{ kHz}}{20\text{ kHz}} = 25$$ ■ 최종 결과: • BW = 20 [kHz], Q = 25 (④번)

■ 1단계: 발진회로 종류별 구성 소자 분석 • LC 발진기: 인덕터(L)와 커패시터(C)의 공진 회로망을 이용하는 발진기로 동조형, 콜피츠, 하틀리 발진기 등이 속합니다. • RC 발진기: 저항(R)과 커패시터(C)의 시정수 및 위상 천이를 이용하는 저주파 발진기로 윈 브리지 발진기, 이상형(Phase-shift) 발진기 등이 속합니다. ■ 2단계: LC 발진기가 아닌 회로 판별 • 이상형(위상 천이) 발진회로는 RC 위상천이 회로망을 통해 180° 위상 반전을 만드는 RC 발진회로입니다. ■ 최종 결과: • LC 발진회로가 아닌 것은 이상형 발진회로 (②번)

■ 1단계: 1단 비반전 증폭기($A_1$) 출력 계산 • $R_F = 3\text{ k}\Omega, R_1 = 1\text{ k}\Omega$인 비반전 증폭기: $$V_{out1} = \left(1 + \frac{3\text{ k}\Omega}{1\text{ k}\Omega}\right) V_{in} = 4 V_{in}$$ ■ 2단계: 2단 반전 가산기($A_2$) 및 3단 반전 증폭기($A_3$) 출력 계산 • 2단 출력: $$V_{out2} = -\left(2 V_{out1} + 4 V_{in}\right) = -\left(2(4 V_{in}) + 4 V_{in}\right) = -12 V_{in}$$ • 3단 출력 (이득 -10배 반전 증폭기): $$V_{out} = -10 \times V_{out2} = -10 \times (-12 V_{in}) = 120 V_{in}$$ • 전체 반전 결합 극성을 고려한 전압이득은 -120입니다. ■ 최종 결과: • 전체 전압이득은 -120 (④번)

■ 1단계: 개별 인수 간소화 • $A + AB = A(1 + B) = A$ (흡수 법칙) • $A + \bar{A}B = (A + \bar{A})(A + B) = 1 \cdot (A + B) = A + B$ (분배 법칙) ■ 2단계: 전체 식 결합 및 간소화 • 대입 후 전개: $$P = A(A + B)(A + C)$$ • $A(A + B) = A$이므로: $$P = A(A + C) = A$$ ■ 최종 결과: • 간략화된 결과는 A (①번)

■ 1단계: $y_{22}$ 파라미터 정의 수립 • 2포트 어드미턴스 파라미터에서 $y_{22}$의 정의: $$y_{22} = \left. \frac{I_2}{V_2} \right|_{V_1 = 0}$$ ■ 2단계: 입력 단락($V_1 = 0$) 시 회로 해석 • $V_1 = 0$이 되면 $Y_a$ 양단이 단락되어 제거되고, $Y_b$의 상단 노드가 기준 접지(0V)에 연결됩니다. • 출력 포트 $V_2$에서 바라본 전체 병렬 어드미턴스는 $Y_b$와 $Y_c$의 병렬 합이 됩니다: $$I_2 = (Y_b + Y_c)V_2 \implies y_{22} = Y_b + Y_c$$ ■ 최종 결과: • $y_{22}$는 $Y_b + Y_c$ (③번)

■ 1단계: 1차 코일 전류($I_1$) 계산 • $P_1 = V_1 I_1 = 600\text{ W}, V_1 = 100\text{ V}$이므로: $$I_1 = \frac{P_1}{V_1} = \frac{600\text{ W}}{100\text{ V}} = 6\text{ A}$$ ■ 2단계: 2차 코일 전류($I_2$) 계산 • 권선비와 전류의 역비례 관계 적용 ($N_1 = 200, N_2 = 600$): $$\frac{I_2}{I_1} = \frac{N_1}{N_2} \implies \frac{I_2}{6\text{ A}} = \frac{200}{600} = \frac{1}{3}$$ $$I_2 = 6\text{ A} \times \frac{1}{3} = 2\text{ A}$$ ■ 최종 결과: • 2차 코일에 흐르는 전류는 2 [A] (④번)

■ 1단계: 회로 (가) 분석 (다이오드 OR 게이트) • 입력 $A, B, C$ 중 하나라도 High($V_{CC}$)가 되면 해당 다이오드가 순방향 도통되어 출력 $Y$에 High 전위가 나타납니다. • 모든 입력이 Low일 때만 출력이 Low가 되므로 회로 (가)는 OR 게이트로 동작합니다: $$Y = A + B + C$$ ■ 2단계: 회로 (나) 분석 (다이오드 AND 게이트) • 풀업 저항 구조에서 입력 $A, B, C$ 중 하나라도 Low(0V)가 되면 해당 다이오드가 도통하여 출력이 0V로 끌어내려집니다. • 모든 입력이 High일 때만 모든 다이오드가 차단되어 출력이 High가 되므로 회로 (나)는 AND 게이트로 동작합니다: $$Y = ABC$$ ■ 최종 결과: • (가) $Y = A + B + C$, (나) $Y = ABC$ (①번)

■ 1단계: 계측기 측정 원리 분석 • 전압계는 소자 양단의 전위를 측정하므로 병렬 연결하며, 내부 저항이 무한대에 가까워야 원래 회로에 영향을 주지 않습니다. • 전류계는 선로의 전류를 측정하므로 직렬 연결하며, 전압 강하를 방지하기 위해 내부 저항이 0에 가까워야 합니다. • 멀티미터의 AC 모드는 일반적으로 정현파의 RMS(실효값)를 측정합니다. ■ 2단계: 오실로스코프 특성 검토 (보기 ④ 판별) • 오실로스코프는 일정한 주파수를 갖는 신호뿐만 아니라 과도 신호, 펄스, 비주기 신호 등 다양한 전압 파형을 관측할 수 있으며 기본적으로 전압 파형 관측 장비입니다. • 따라서 일정한 주파수를 가질 때만 사용한다는 설명은 옳지 않습니다. ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 직류 정상상태 소자 특성 분석 • 직류(DC) 정상상태($f=0$)에서 인덕터는 단락(Short), 커패시터는 개방(Open) 상태가 됩니다. ■ 2단계: 저항에 흐르는 전류 계산 • $1\text{ F}$ 커패시터가 직렬로 연결된 분로는 개방 회로가 되므로 전류가 흐르지 못합니다. • 따라서 커패시터와 직렬 연결된 $2\text{ }\Omega$ 저항에 흐르는 전류는 0 [A]입니다. ■ 최종 결과: • 전류값은 0 [A] (②번)

■ 1단계: 차동증폭기의 이상적인 이득 특성 분석 (보기 ① 판별) • 차동증폭기는 두 입력의 차이인 차동 신호는 크게 증폭하고, 동일하게 유입되는 잡음(공통 신호)은 억제해야 합니다. • 따라서 차동신호 이득 $A_d$는 크고 공통신호 이득 $A_c$는 작을수록 우수한 성능을 갖습니다. • 차동신호 이득이 작고 공통신호 이득이 클수록 좋다는 설명은 옳지 않습니다. ■ 2단계: 기타 보기 검토 • ②번 & ④번: $CMRR = |A_d / A_c|$로 정의되며, 이 값이 클수록 노이즈 억제 능력이 뛰어납니다. • ③번: 직접 결합 방식을 사용하여 직류(DC)부터 고주파까지 증폭이 가능합니다. ■ 최종 결과: • 옳지 않은 설명은 ①번

■ 1단계: PN 접합 내장 전위(Built-in Potential) 공식 분석 (보기 ③ 판별) • 전위 장벽 수식: $$V_0 = V_T \ln\left(\frac{N_A N_D}{n_i^2}\right)$$ • 도핑 농도 $N_A, N_D$가 증가할수록 내장 전위 장벽 $V_0$는 증가합니다. • 따라서 불순물 농도가 증가할수록 전위장벽이 낮아진다는 설명은 옳지 않습니다. ■ 2단계: 기타 보기 검토 • ①번: 공간전하층에 형성된 내부 전계가 캐리어의 확산 이동을 방해하는 전위 장벽으로 작용합니다. • ②번: 역방향 전압이 항복 전압에 도달하면 애벌런치 또는 제너 항복으로 전류가 급증합니다. • ④번: 공핍 영역에 고정된 이온 전하층이 전하 축적 효과를 나타내어 공핍층 커패시턴스를 형성합니다. ■ 최종 결과: • 옳지 않은 설명은 ③번

■ 1단계: 브리지 정류기 도통 경로 분석 • 양의 반주기($V_S > 0$): 다이오드 $D_2, D_3$가 도통되어 저항 $R$에 오른쪽에서 왼쪽 방향으로 전류가 흐릅니다. • 음의 반주기($V_S < 0$): 다이오드 $D_4, D_1$이 도통되어 저항 $R$에 동일하게 오른쪽에서 왼쪽 방향으로 전류가 흐릅니다. ■ 2단계: 출력 파형 판정 • 두 반주기 동안 저항 $R$에 흐르는 전류 방향이 일정하므로 양단 전압 $V_R$은 모든 반주기 동안 양의 전위를 갖는 전파 정류 파형이 됩니다. ■ 최종 결과: • 올바른 파형은 ①번

■ 1단계: 스위치 입력에 따른 유입 전류 계산 • 반전 입력 단자는 가상 접지($0\text{ V}$)입니다. • 입력 디지털 신호 $S_4S_3S_2S_1 = 1001$이므로 $S_4=1, S_1=1$ 브랜치만 기준 전압 $V_{REF}$에 연결됩니다. • 반전 단자로 유입되는 총 전류: $$I_{in} = \frac{V_{REF}}{R_4} + \frac{V_{REF}}{R_1}$$ ■ 2단계: 출력 전압 $V_o$ 계산 • 피드백 저항 $R_F$에 흐르는 반전 증폭 관계식 적용: $$V_o = -I_{in} R_F = -\left(\frac{R_F}{R_1} + \frac{R_F}{R_4}\right) V_{REF}$$ ■ 최종 결과: • 출력 전압은 ②번

■ 1단계: 반도체 물리 용어 검토 • ①번: 페르미-디락 확률 함수에서 $E = E_F$일 때 전자의 점유 확률은 50%(0.5)입니다. (옳은 설명) • ②번: BJT에서 컬렉터 역바이어스 증가 시 공핍층이 베이스 영역으로 침투하여 유효 베이스 폭이 감소합니다. (옳은 설명) • ③번: 제너 항복은 고농도 도핑 접합에 역바이어스 인가 시 얇은 공핍층을 통한 양자 터널링에 의해 발생합니다. (옳은 설명) ■ 2단계: 바디 효과 검토 (보기 ④ 판별) • 바디 효과는 소스와 기판(Body) 사이에 역바이어스 전압($V_{SB} > 0$)이 인가될 때 공핍층이 확장되어 문턱 전압($V_{th}$)이 상승하는 현상입니다. • 따라서 순방향 전압에 의존한다는 설명은 옳지 않습니다. ■ 최종 결과: • 옳지 않은 설명은 ④번

■ 1단계: 변조 방식 성상도 분석 • 신호의 진폭은 동일하고 4개의 서로 다른 위상($45^\circ, 135^\circ, 225^\circ, 315^\circ$)을 사용합니다. • 1개의 심볼 구간 동안 2비트($00, 01, 10, 11$)의 정보를 전송하는 방식입니다. ■ 2단계: 변조 방식 판별 • 4개의 위상 상태를 갖는 직교 위상 천이 변조 방식은 QPSK(Quadrature Phase Shift Keying)입니다. ■ 최종 결과: • 해당하는 변조 방식은 QPSK (③번)

■ 1단계: 플립플롭의 타이밍 파라미터 정의 • 셋업 시간(Setup time): 클럭 트리거 에지가 발생하기 전에 입력 데이터가 안정적으로 유지되어야 하는 최소 시간 (ㄱ). • 홀드 시간(Hold time): 클럭 트리거 에지가 발생한 이후에도 입력 데이터가 변하지 않고 유지되어야 하는 최소 시간 (ㄴ). ■ 최종 결과: • (ㄱ) 셋업(setup) 시간, (ㄴ) 홀드(hold) 시간 (②번)

■ 1단계: 상단 노드 KCL 방정식 수립 • 하단 기준 접지($0\text{ V}$) 설정 후 상단 공통 노드 전압을 $V$로 정의합니다. • KCL 적용 (유출 전류의 합 = 0): $$\frac{V - 6\text{ V}}{2\text{ }\Omega} - 3\text{ A} + \frac{V}{4\text{ }\Omega} = 0$$ ■ 2단계: 노드 전압 $V$ 계산 • 양변에 4를 곱하여 정리: $$2(V - 6) - 12 + V = 0$$ $$3V - 24 = 0 \implies V = 8\text{ V}$$ ■ 최종 결과: • $4\text{ }[\Omega]$ 저항 양단 전압은 8 [V] (③번)